가공데이터 · 특허 지식베이스

퓨즈 크랙으로 인한 오류를 최소화하는 퓨즈 및 이를구비하는 반도체 장치 document_id 1020000073486

출원번호
1020000073486
분류
전기(H섹션)
문맥 (context)
[청구항 1] 반도체 장치에 포함되는 퓨즈 소자에 있어서, 배리어 금속층 및 상기 배리어 금속층 위에 위치되는 노말 금속층을 포함하 는 비노출 영역 레이저 빔을 조사하기 위한 영역으로서, 상기 배리어 금속층은 포함하나, 상기 노말 금속층은 에칭된 노출 영역; 및 상기 반도체 장치내의 회로와의 접속을 위한 다수의 콘택들로서, 상기 다수의 콘택들 중에서 일부의 콘택은 상기 노출영역에 속하는 노출형 콘택이고, 나머지 콘택은 상기 비노출 영역에 속하는 비노출형 콘택인 상기 다수의 콘택들을 구비하는 것을 특징으로 하는 퓨즈 소자 [청구항 2] 반도체 장치에 있어서, 노말 메모리셀 어레이 상기 메모리 셀 어레이의 불량 메모리 셀을 대체하기 위한 리던던시 메모리셀어레이 상기 불량 메모리셀로의 경로를 차단하고, 대응하는 리던던시 메모리 셀로 데이터를 입출력시키기 위한 다수의 퓨즈들을 구비하며, 상기 다수의 퓨즈들의 각각은 배리어 금속층 및 상기 배리어 금속층 위에 위치되는 노말 금속층을 포함하는 비노출 영역 레이저 빔을 조사하기 위한 영역으로서, 상기 배리어 금속층은 포함하나, 상기 노말 금속층은 에칭된 노출 영역; 및 상기 반도체 장치내의 회로와의 접속을 위한 다수의 콘택들로서, 상기 다수 의 콘택들 중에서 일부의 콘택은 상기 노출영역에 속하는 노출형 콘택이고, 나머지 콘택은 상기 비노출 영역에 속하는 비노출형 콘택인 상기 다수의 콘택들을 구비하는 것을 특징으로 하는 반도체 장치 [청구항 3] 제2항에 있어서,상기 반도체 장치는로직병합디램장치인것을특징으로 하는반도체 장치. [청구항 4] 제2항에 있어서,상기 반도체 장치는256메가이상의디램장치인것을특징으로 하는반도체 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
반도체 장치 내의 불량 메모리 셀을 대체하기 위해 사용되는 다수의 퓨즈들은 각각 어떠한 영역들로 구성되어 있는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    반도체 장치 내 불량 메모리 셀을 대체하는 다수의 퓨즈가 어떤 영역들로 구성되어 있는지 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 2에서 다수의 퓨즈들의 구성을 설명하는 부분을 추출한다.

    • 상기 다수의 퓨즈들의 각각은 배리어 금속층 및 상기 배리어 금속층 위에 위치되는 노말 금속층을 포함하는 비노출 영역 레이저 빔을 조사하기 위한 영역으로서, 상기 배리어 금속층은 포함하나, 상기 노말 금속층은 에칭된 노출 영역; 및 상기 반도체 장치내의 회로와의 접속을 위한 다수의 콘택들
  3. 3근거 선택evidence_selection

    퓨즈의 구성 요소인 비노출 영역, 노출 영역, 그리고 다수의 콘택들에 관한 구절을 선택한다.

    • 배리어 금속층 및 상기 배리어 금속층 위에 위치되는 노말 금속층을 포함하는 비노출 영역 레이저 빔을 조사하기 위한 영역으로서, 상기 배리어 금속층은 포함하나, 상기 노말 금속층은 에칭된 노출 영역; 및 상기 반도체 장치내의 회로와의 접속을 위한 다수의 콘택들
  4. 4논리 통합logical_integration

    추출된 정보를 종합하여 퓨즈는 비노출 영역, 노출 영역, 그리고 다수의 콘택들로 구성됨을 확인한다.

  5. 5결론 도출conclusion_formulation

    질문에 대한 답변으로 퓨즈를 구성하는 세 가지 주요 영역을 정리한다.

  6. 6답변 생성answer_generation

    리스트 형식으로 최종 답변을 생성한다.

최종 답변 (final_answer)
1. 배리어 금속층 및 상기 배리어 금속층 위에 위치되는 노말 금속층을 포함하는 비노출 영역, 2. 레이저 빔을 조사하기 위한 영역으로서 상기 배리어 금속층은 포함하나 상기 노말 금속층은 에칭된 노출 영역, 3. 상기 반도체 장치 내의 회로와의 접속을 위한 다수의 콘택들
핵심 해석 (core_interpretation)
본 발명은 불량 메모리 셀을 대체하기 위한 퓨즈 소자가 비노출 영역, 노출 영역, 그리고 노출형/비노출형 콘택을 포함하는 다수의 콘택들로 구성되어 있음을 명시하고 있다.