문맥 (context)
[청구항 1]
선택된 분주-인수로 vco(전압-제어 발진기) 출력신호를 분주하는 주파수 분주기를 갖는 피드백 루프에 커플된 vco 출력 신호를 발생하기 위해 입력기준신호로 조정되는 vco를 갖는 pll(위상동기루프) 회로에서,
적어도 의사-무작위 값들의 디더 신호를 발생하는 디더 신호 발생기; 및
제1신호 특성을 가지는 주파수 입력신호들의 시퀀스들과 상기 디더 신호 발생기가 발생한 디더 신호들을 수신하도록 연결되고, 합산값들에 응해, 제2신호 특성을 가지는 분주-인수 제어신호들로 형성된 분주-인수 제어신호를 발생하는 잡음 정형기
를 포함하고, 상기 디더 신호 발생기는 그 안에 다수의 값들을 저장하는 메모리 위치를 가지는 메모리 장치를 포함하고, 상기 메모리 위치들은 적어도 의사-무작위 방식으로 액세스되고, 의사-무작위 방식으로 액세스되는 메모리 위치에 저장된 상기 값들은 상기 디더 신호들의 적어도 일부를 형성하는 것을 특징으로 하는 분주-인수 제어 신호의 값들이 선택된 분주 인수를 제어하는, 주파수 분주기에 인가를 위한 분주-인수 제어 신호를 발생하기 위한 개선된 장치
[청구항 2]
제1항에 있어서,상기 디더 신호 발생기가 적어도 하나의 의사-무작위 잡음 발생기를 더 포함하고, 상기 의사-무작위 잡음 발생기는 의사-무작위 잡음값들을 발생하고, 상기 의사-무작위 잡음값들은 상기 메모리 장치의 상기 메모리 위치들을 어드레스사용되는것을특징으로 하는장치.
[청구항 3]
제2항에 있어서,적어도 하나의 의사-무작위 잡음 발생기가, 제1의사-무작위; 비트들을 발생하는 제1의산-무작위 잡음 발생기와, 제2의사-무작위 비트들을 발생하는 제2의사-무작윈 잡음 발생기와, 제3의사-무작위 비트들을 발생하는 제3의사-무작윈 잡음 발생기를 포함하고, 제1의사-무작위 비트와 제2의사-무작윈 비트와 제3의사-무작위 비트로 각각 구성된 3-비트 조합들이 상기 메모리장치의 상기 메모리위치들을 어드레스하는데 사용되는의사무작윈잡음값들형성하는것을특징으로 하는장치.
[청구항 4]
제1항에 있어서,상기 잡음 정형기가 σδ변조기포함하는것을특징으로 하는장치.
[청구항 5]
제4항에 있어서,상기σδ변조기가 양자화기를 포함하고 또한 상기 주파수 입력신호들과 디더신호들은 상기 양자화기에 인가되기전함께합산되는것을특징으로 하는장치.
[청구항 6]
제4항에 있어서,상기σδ변조기가 다수-차 σδ변조기구성되는것을특징으로 하는장치.
[청구항 7]
제6항에 있어서,상기σδ변조기가, 캐스캐이드 접속으로 함께 접속된 제1의 2차 σδ변조기와 제2의 2차 σδ변조기로 형성된 3차 피드 포워드 σδ변조기구성되는것을특징으로 하는장치.
[청구항 8]
제1항에 있어서,상기 잡음 정형기와 상기 디더신호 발생기에 연결되는 클럭신호 발생기를 더 포함하고, 상기 클럭신호 발생기는 클럭신호를 발생하고, 상기 잡음 정형기와 상기 디더신호 발생기는 클럭신호의 개별적인 클럭펄스의 검출에 응해 동작할 수있는것을특징으로 하는장치.
[청구항 9]
제1항에 있어서,상기 잡음 정형기에 연결된 클럭신호 발생기를 더 포함하고, 상기 클럭신호 발생기는 클럭신호를 발생하며, 상기 잡음 정형기는 상기 클럭신호의 선택된 클럭펄스의 검출에 응해 신호-정형 동작을 수행하도록 동작할 수있는것을특징으로 하는장치.
[청구항 10]
제1항에 있어서,상기 디더신호 발생기에 연결된 클럭신호 발생기를 더 포함하고, 상기 클럭신호 발생기는 클럭신호를 발생하며, 상기 디더신호 발생기는 상기 클럭신호의 선택된 클럭펄스의 검출에 응해 디더신호들을 발생하도록 동작할 수있는것을특징으로 하는장치.
[청구항 11]
제10항에 있어서,동기되는 입력 기준신호가 제1특성의 주파수에서 발생하고, 상기 클럭신호 발생기가 발생한 상기 클럭신호는 상기 제1특성의 주파수에 대응하는클럭신호주파수인것을특징으로 하는장치.
[청구항 12]
제1항에 있어서,상기 잡음 정형기가 연결되어 수신하는 상기 주파수 입력신호들은 선택된 반송주파수를 규정하는신호들포함하는것을특징으로 하는장치.
[청구항 13]
제1항에 있어서,상기 잡음 정형기가 연결되어 수신하는 상기 주파수 입력신호들은 정보신호를 규정하는신호들포함하는것을특징으로 하는장치.
[청구항 14]
선택된 분주-인수로 vco(전압-제어 발진기) 출력신호를 분주하는 주파수 분주기를 갖는 피드백 루프에 커플된 vco 출력 신호를 발생하기 위해 입력기준신호로 조정되는 vco를 갖는 pll(위상동기루프) 회로에서,
적어도 의사-무작위 값들의 디더 신호를 발생하는 디더 신호 발생기; 및
제1신호 특성을 가지는 주파수 입력신호들의 시퀀스들과 상기 디더신호 발생기가 발생한 디더 신호들을 수신하도록 연결되고, 합산값들에 응해, 제2신호 특성을 가지는 분주-인수 제어신호들로 형성된 분주-인수 제어신호를 발생하는 잡음 정형기
를 포함하고,
상기 잡음 정형기는 σδ변조기를 포함하고,
상기 σδ변조기는 다수-차원 σδ변조기를 포함하고,
상기 σδ변조기는 캐스케이드 접속방식으로 함께 연결된 제1의 2차 σδ변조기와 제2의 2차 σδ변조기로 구성된 3차 피드 포워드 σδ변조기를 포함하고, 그리고
상기 제1의 2차 σδ변조기는 제1양자화기를 포함하고, 상기 제2의 2차 σδ변조기는 2차 양자화기를 포함하며, 디더링신호들은 상기 제1 및 제2양자화기들에 인가되기 전에 상기 제1 및 제2 σδ변조기 각각에서 주파수-값 입력신호들과 함께 합산되는 것을 특징으로 하는 분주-인수 제어 신호의 값들이 선택된 분주 인수를 제어하는, 주파수 분주기에 인가를 위한 분주-인수 제어 신호를 발생하기 위한 개선된 장치
[청구항 15]
주파수 분주기에 인가되면, 그 값들이 상기 분주기의 분주-인수를 나타내는 분주-인수 제어신호를 발생하는 분주-인수 선택신호 발생기회로를 가지고, 상기 분주-인수 선택신호 발생기회로가,
적어도 의사-무작위 값들의 디더 신호를 발생하는 디더 신호 발생기; 및
제1 신호 특성을 가지는 주파수 입력신호들과 상기 디더 신호 발생기가 발생한 디더 신호들을 수신하도록 연결되고, 상기 디더 신호들과 주파수 입력신호들에 응해, 제2 신호 특성을 가지는 분주-인수 제어시퀀스로 형성된 분주-인수 제어신호를 발생하는 잡음 정형기
를 포함하며, 상기 디더 신호 발생기는 다수의 값들을 그 안에 저장하는 메모리 위치들을 가지는 메모리장치를 포함하고, 상기 메모리 위치들은 적어도 의사-무작위 방식으로 액세스되고, 의사-무작위 방식으로 액세스되는 메모리 위치들에 저장된 값들은 디더 신호들의 일부분을 형성하는 것을 특징으로 하는 무선전화장치
[청구항 19]
입력기준신호로 vco(전압-제어 발진기)를 조정하고 또한 vco 출력신호는 선택된 분주-인수로 vco출력신호를 분주하는 분주기를 가지는 피드백 루프에 커플되는, vco출력신호를 발생하는 vco를 가지는 pll(위상동기루프)에서, 그 값들이 선택된 분주인수를 나타내는, 분주기에 인가를 위한 분주-인수 제어신호를 발생하는 개선된 장치가,
적어도 의사-무작위 값들의 디더 신호를 발생하는 디더 신호 발생기; 및
제1 신호 특성을 가지는 주파수 입력신호들의 시퀀스와 상기 디더 신호 발생기가 발생한 디더 신호들을 수신하도록 연결되는 잡음 정형기
를 포함하고, 상기 잡음 정형기는,
상기 주파수 입력신호들의 시퀀스들을 필터링하여 제2 신호특성을 가지는 필터신호들로 형성된 필터신호를 발생하는 적어도 하나의 필터
상기 디더 신호들과 상기 필터신호들을 합산하여 합산값을 생성하는 적어도 하나의 합산기; 및
상기 합산값들을 양자화하는 적어도 하나의 양자화기
를 포함하여, 상기 잡음 정형기는 상기 합산값들에 응해, 제3 신호특성을 가지는 분주-인수 제어신호로 형성된 분주-인수 제어신호를 발생하는 것을 특징으로 하는 장치
[청구항 20]
제19항에 있어서,상기 디더 신호 발생기가, 다수의 값들을 그 안에 저장하는 메모리 위치들을 가지는 메모리장치를 포함하고, 상기 메모리 위치들은 적어도 의사-무작위 방식으로 액세스되고, 의사-무작위 방식으로 액세스되는 상기 메모리 위치들 내에 저장된 상기 다수의 값들은적어도디더 신호들의일부분형성하는것을특징으로 하는장치.
[청구항 21]
제20항에 있어서,상기 디더 신호 발생기는 적어도 3개의 의사-무작위 잡음 발생기들을 더 포함하고, 상기 적어도 3개의 의사-무작위 잡음 발생기들은 의사-무작위 잡음값들을 발생하고, 또한 상기 메모리 장치의 상기 메모리 위치들을 어드레스사용되는것을특징으로 하는장치.
[청구항 22]
제19항에 있어서,상기 디더 신호 발생기가 적어도 하나의 최대길이 의사-잡음시퀀스발생기포함하는것을특징으로 하는장치.
[청구항 23]
제19항에 있어서,상기 잡음 정형기가 σδ변조기포함하는것을특징으로 하는장치.
[청구항 24]
제23항에 있어서,상기σδ변조기가 다수-차 σδ변조기구성되는것을특징으로 하는장치.
[청구항 25]
제19항에 있어서,클럭이 상기 디더 신호 발생기와 상기 잡음 정형기를 클럭하는것을특징으로 하는장치.
[청구항 26]
제19항에 있어서,상기 디더 신호 발생기가, 입력 기준신호의 기준 주파수와 동일한 주파수를 가지는클럭럭되는것을특징으로 하는장치.
[청구항 27]
제19항에 있어서,상기 잡음 정형기가 수신하도록 연결되는 상기 주파수 입력신호들이 선택된 반송주파수와 정보신호 중 적어도 하나를 규정하는신호들포함하는것을특징으로 하는장치.
[청구항 28]
분주기에 인가되면, 그 값들이 상기 분주기의 분주-인수를 나타내는 분주-인수 제어신호를 발생하는 분주-인수 선택신호 발생기회로를 가지는 무선전화장치에서, 상기 무선전화장치의 상기 분주-인수 선택신호 발생기회로가,
적어도 의사-무작위 값들의 디더 신호를 발생하는 디더 신호 발생기; 및
제1 신호 특성을 가지는 주파수 입력신호들을 수신하여 제2 신호 특성을 가지는 필터신호를 생성하도록 연결된 필터와 상기 디더 신호와 상기 필터신호 둘 다로부터 유도된 값들을 수신하도록 연결된 양자화기를 포함하고, 상기 수신값들에 응해 제3 신호 특성을 가지는 분주-인수 제어 시퀀스들로 형성된 분주-인수 제어신호를 발생하는 잡음 정형기
를 포함하는 것을 특징으로 하는 무선전화장치
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 14에 기재된 장치에서, 3차 피드 포워드 σδ변조기를 구성하는 제1의 2차 σδ변조기와 제2의 2차 σδ변조기는 각각 어떠한 양자화기를 포함하며, 디더링 신호는 어느 시점에 합산되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation청구항 14를 바탕으로 3차 피드 포워드 σδ변조기를 구성하는 제1 및 제2의 2차 σδ변조기가 포함하는 양자화기의 종류와 디더링 신호의 합산 시점을 파악해야 한다.
-
2정보 추출
information_extraction청구항 14에서 제1의 2차 σδ변조기는 제1양자화기를 포함하고, 제2의 2차 σδ변조기는 제2양자화기를 포함한다는 점과 디더링 신호의 합산 조건에 관한 정보를 추출한다.
- 상기 제1의 2차 σδ변조기는 제1양자화기를 포함하고, 상기 제2의 2차 σδ변조기는 2차 양자화기를 포함하며, 디더링신호들은 상기 제1 및 제2양자화기들에 인가되기 전에 상기 제1 및 제2 σδ변조기 각각에서 주파수-값 입력신호들과 함께 합산되는
-
3근거 선택
evidence_selection양자화기 구성과 디더링 신호 합산 시점에 대한 직접적인 문구를 선택한다.
- 상기 제1의 2차 σδ변조기는 제1양자화기를 포함하고, 상기 제2의 2차 σδ변조기는 2차 양자화기를 포함하며, 디더링신호들은 상기 제1 및 제2양자화기들에 인가되기 전에 상기 제1 및 제2 σδ변조기 각각에서 주파수-값 입력신호들과 함께 합산되는
-
4논리 통합
logical_integration추출된 정보를 결합하여 제1의 2차 σδ변조기는 제1양자화기를, 제2의 2차 σδ변조기는 제2양자화기를 포함하며, 디더링 신호는 각 σδ변조기 내에서 양자화기에 인가되기 전 주파수-값 입력신호와 함께 합산됨을 도출한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변을 구성한다. 양자화기는 각각 제1양자화기와 제2양자화기이며, 합산 시점은 양자화기에 인가되기 전이다.
-
6답변 생성
answer_generation최종 답변 형식을 생성한다.
최종 답변 (final_answer)
제1의 2차 σδ변조기는 제1양자화기를 포함하고, 제2의 2차 σδ변조기는 제2양자화기를 포함하며, 디더링 신호는 상기 제1 및 제2 양자화기에 인가되기 전에 상기 제1 및 제2 σδ변조기 각각에서 주파수-값 입력신호들과 함께 합산된다.
핵심 해석 (core_interpretation)
3차 피드 포워드 σδ변조기 내의 각 2차 σδ변조기가 독립적인 양자화기를 가지며, 디더링 신호가 양자화 단계 이전에 입력 신호와 결합되어 잡음을 정형하는 구조를 나타낸다.