잡음 소거 회로 및 직교 다운컨버터 document_id 1020007007582

[청구항 1] 각각의 밴드패스 데시메이터(bandpass decimator)가 아날로그-디지털 컨버터(adc)의 신호를 수신하는 에러 소거 필터 및 상기 에러 소거 필터의 출력을 필터링하도록 상기 에러 소거 회로에 접속되는 필터를 포함하는 적어도 두 개의 밴드패스 데시메이터; 및 상기 적어도 두 개의 밴드패스 데시메이터의 출력을 합하기 위해 상기 밴드패스 데시메이터 각각에 연결된 합산기를 포함하며, 상기 각각의 밴드패스 데시메이터의 컨볼빙(convolved)된 전달 함수를 생성하도록 상기 에러 소거 필터의 전달 함수와 상기 필터의 전달 함수를 컨볼빙하는 것을 특징으로 하는 잡음 소거 회로 [청구항 2] 제 1 항에 있어서,상기adc는 시그마-델타인것을특징으로 하는잡음 소거 회로. [청구항 3] 제 2 항에 있어서,상기adc는 두개의 루프를 가지는 mash 시그마-델타인것을특징으로 하는잡음 소거 회로. [청구항 4] 제 3 항에 있어서,상기adc는 mash 4-4 시그마-델타인것을특징으로 하는잡음 소거 회로. [청구항 5] 제 1 항에 있어서,상기 필터는밴드패스필터인것을특징으로 하는잡음 소거 회로. [청구항 6] 제 1 항에 있어서,적어도 하나의 밴드패스 데시메이터 각각은 상기 필터의 출력을 수신하여 데시메이션하도록 상기 필터에 접속되는 데시메이터더포함하는것을특징으로 하는잡음 소거 회로. [청구항 7] 제 6 항에 있어서,상기 데시메이터는 포지티브 홀수(positive odd integer)인 n만큼데시메이션하는것을특징으로 하는잡음 소거 회로. [청구항 8] 제 6 항에 있어서,상기 데시메이터는 3만큼데시메이션하는것을특징으로 하는잡음 소거 회로. [청구항 9] 제 6 항에 있어서,상기 데시메이터는 5만큼데시메이션하는것을특징으로 하는잡음 소거 회로. [청구항 10] 제 6 항에 있어서,상기 필터는 상기 데시메이터로부터 데시메이팅된 샘플에 대한 샘플율의 1/4이 되는 위치에서 제로값을 가지는밴드패스필터인것을특징으로 하는잡음 소거 회로. [청구항 11] 제 10 항에 있어서,데시메이터의 데시메이션 인자이며 m은 2n보다 적지만 n과 동일하지 않은 포지티브 홀수이며 fadc는 상기 adc의 샘플링 주파수일 때, 상기 밴드패스 필터는 mfadc/4n의 위치에서추가제로값설계되는것을특징으로 하는잡음 소거 회로. [청구항 12] 제 1 항에 있어서,상기 잡음 소거 회로는다상구조구현되는것을특징으로 하는잡음 소거 회로. [청구항 13] 아날로그-디지털 컨버터(adc)의 적어도 하나의 출력을 수신하며 if 샘플을 제공하는 잡음 소거 회로; 및 상기 if 샘플을 수신하며 상기 if 샘플을 베이스밴드 샘플로 다운컨버팅하도록 상기 잡음 소거 회로에 연결된 적어도 하나의 곱셈기를 포함하며, 상기 잡음 소거 회로는 적어도 하나의 밴드패스 데시메이터를 포함하고, 상기 각각의 밴드패스 데시메이터는 에러 소거 필터 및 필터를 포함하며, 상기 각각의 밴드패스 데시메이터의 전달 함수는 대응하는 상기 에러 소거 필터의 전달 함수를 상기 필터의 전달 함수와 컨볼빙함으로써 생성하는 것을 특징으로 하는 직교 다운컨버터 [청구항 14] 제 13 항에 있어서,상기adc는 시그마-델타 adc인 것을특징으로하는직교 다운컨버터. [청구항 15] 제 13 항에 있어서,상기 필터는 밴드패스 필터인 것을특징으로하는직교 다운컨버터. [청구항 16] 제 13 항에 있어서,상기 각각의 밴드패스 데시메이터는 필터에 접속된 데시메이터를 더 포함하는 것을특징으로하는직교 다운컨버터. [청구항 17] 제 16 항에 있어서,상기 데시메이터는 포지티브 홀수인 n만큼 데시메이션하는 것을특징으로하는직교 다운컨버터. [청구항 18] 제 13 항에 있어서,상기 직교다운컨버터는 다상 구조로 구현되는 것을특징으로하는직교 다운컨버터. [청구항 19] mash σδadc의 각각의 루프에 대한 하나의 밴드패스 데시메이터를 포함하며, 각각의 밴드패스 데시메이터는 대응하는 루프로부터의 출력을 수신하는 적어도 두 개의 밴드패스 데시메이터 상기 밴드패스 데시메이터에 연결되며, if 샘플을 제공하기 위해 상기 밴드패스 데시메이터의 출력을 합하는 합산기; 및 상기 if 샘플을 수신하고 상기 if 샘플을 베이스밴드 샘플로 다운컨버팅하도록 상기 합산기에 연결된 두 개의 곱셈기를 포함하며, 각각의 밴드패스 데시메이터는 에러 소거 필터 및 필터를 포함하고, 각각의 밴드패스 데시메이터의 전달 함수는 대응하는 상기 에러 소거 필터의 전달 함수를 상기 필터의 전달 함수와 컨볼빙함으로써 생성하는 것을 특징으로 하는 직교 다운컨버터 [청구항 20] 제 19 항에 있어서,상기 필터는 밴드패스 필터인 것을특징으로하는직교 다운컨버터. [청구항 21] 제 19 항에 있어서,상기 밴드패스 데시메이터는 필터에 접속된 데시메이터를 더 포함하는 것을특징으로하는직교 다운컨버터. [청구항 22] 제 21 항에 있어서,상기 데시메이터는 포지티브 홀수인 n만큼 데시메이션하는 것을특징으로하는직교 다운컨버터. [청구항 23] 제 19 항에 있어서,밴드패스 출력을 제공하기 위해 상기 베이스밴드 샘플을 필터링하도록, 상기 각각의 곱셈기에 접속된 하나의 로우패스 필터를 더 포함하는 것을특징으로하는직교 다운컨버터. [청구항 24] 제 23 항에 있어서,상기 로우패스 필터들의 진폭 응답은 실질적으로 유사한 것을특징으로하는직교 다운컨버터. [청구항 25] 제 23 항에 있어서,상기 하나의 로우패스 필터의 지연 응답은 나머지 필터들의 지연과 관련하여 지연되는 것을특징으로하는직교 다운컨버터. [청구항 26] 제 19 항에 있어서,상기 직교다운컨버터는 다상 구조로 구현되는 것을특징으로하는직교 다운컨버터.