문맥 (context)
[청구항 2]
제1항에 있어서,상기 컨택 패드의 도핑된 다결정 실리콘막 및 상기 불순물 영역에 도핑된제1 도전형의불순물불순물인것을특징으로 하는반도체 소자.
[청구항 3]
제2항에 있어서,상기 컨택 패드의 도핑된 다결정 실리콘막에 도핑된 상기 n형 불순물은 포스포러스(p), 아스나이드(as)또는안티모니인것을특징으로 하는반도체 소자.
[청구항 4]
제1항에 있어서,상기 컨택 패드의 도핑된 다결정 실리콘-저매니움막의 저매니움의몰분율5이하인것을특징으로 하는반도체 소자.
[청구항 5]
제1항에 있어서,상기 컨택 패드는,상기 컨택 플러그를 통하여 상기 커패시터의 하부 전극과 연결되는 매몰 컨택 패드; 및상기 컨택 패드 및 커패시터 하부 전극 사이의 비트 라인과 연결되는직접컨택패드포함하는것을특징으로 하는반도체 소자.
[청구항 6]
제5항에 있어서,상기 컨택 플러그는 상기 매몰 컨택 패드와 컨택되는매몰컨택플러그인것을특징으로 하는반도체 소자.
[청구항 7]
제1항에 있어서,상기 컨택 플러그는 제1 도전형의 불순물로 도핑된 다결정 실리콘-저매니움막으로이루어진것을특징으로 하는반도체 소자.
[청구항 8]
제7항에 있어서,상기 컨택 플러그의 도핑된 다결정 실리콘막에 도핑된제1 도전형의불순물불순물인것을특징으로 하는반도체 소자.
[청구항 9]
제8항에 있어서,상기 컨택 플러그의 도핑된 다결정 실리콘막에 도핑된 상기 n형 불순물은 포스포러스(p), 아스나이드(as)또는안티모니인것을특징으로 하는반도체 소자.
[청구항 10]
제8항에 있어서,상기 컨택 플러그의 도핑된 다결정 실리콘-저매니움막의 저매니움의몰분율5이하인것을특징으로 하는반도체 소자.
[청구항 12]
제11항에 있어서,상기 매몰 컨택 플러그의 도핑된 다결정 실리콘막에 도핑된제1 도전형의불순물불순물인것을특징으로 하는반도체 소자.
[청구항 13]
제12항에 있어서,상기 매몰 컨택 플러그의 도핑된 다결정 실리콘막에 도핑된 상기 n형 불순물은 포스포러스(p), 아스나이드(as)또는안티모니인것을특징으로 하는반도체 소자.
[청구항 14]
제11항에 있어서,상기 매몰 컨택 플러그의 도핑된 다결정 실리콘-저매니움막의 저매니움의몰분율5이하인것을특징으로 하는반도체 소자.
지시문 (instruction)
본문에서 필요한 정보를 찾아 질문에 답변하라.
질문 (question)
반도체 소자에서 컨택 패드는 어떤 구성 요소들을 포함하며, 각 구성 요소는 무엇과 연결되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation컨택 패드의 구성 요소와 각 구성 요소가 연결되는 대상을 파악해야 한다.
-
2정보 추출
information_extraction청구항 5를 통해 컨택 패드가 매몰 컨택 패드와 직접 컨택 패드로 구성됨을 확인하고, 각각의 연결 대상을 추출한다.
- 상기 컨택 패드는,상기 컨택 플러그를 통하여 상기 커패시터의 하부 전극과 연결되는 매몰 컨택 패드; 및상기 컨택 패드 및 커패시터 하부 전극 사이의 비트 라인과 연결되는직접컨택패드포함하는것을특징으로 하는반도체 소자.
-
3근거 선택
evidence_selection매몰 컨택 패드의 연결 정보와 직접 컨택 패드의 연결 정보를 포함하는 구절을 선택한다.
- 상기 컨택 플러그를 통하여 상기 커패시터의 하부 전극과 연결되는 매몰 컨택 패드; 및상기 컨택 패드 및 커패시터 하부 전극 사이의 비트 라인과 연결되는직접컨택패드
-
4논리 통합
logical_integration매몰 컨택 패드는 컨택 플러그를 통해 커패시터 하부 전극과 연결되며, 직접 컨택 패드는 비트 라인과 연결됨을 통합한다.
-
5결론 도출
conclusion_formulation질문에 답변하기 위해 구성 요소와 연결 관계를 구조화하여 정리한다.
-
6답변 생성
answer_generation최종 답변을 구조화된 형식으로 작성한다.
최종 답변 (final_answer)
컨택 패드는 다음과 같은 구성 요소를 포함한다.
1. 매몰 컨택 패드: 컨택 플러그를 통하여 커패시터의 하부 전극과 연결됨
2. 직접 컨택 패드: 컨택 패드 및 커패시터 하부 전극 사이의 비트 라인과 연결됨
핵심 해석 (core_interpretation)
본 발명은 매몰 컨택 패드와 직접 컨택 패드로 구성된 컨택 패드를 통해 커패시터 하부 전극 및 비트 라인과의 연결 구조를 정의하는 반도체 소자에 관한 것이다.