문맥 (context)
[청구항 1]
다수개의 채널들로 이루어진 통신 채널을 통해 수신되는 데이터를 메모리에 저장하거나 또는 메모리에 저장된 팩킷 데이터를 상기 통신 채널을 통해 전송하는 통신 시스템에 있어서,
각각은, 상기 통신 채널을 통해 수신 또는 송신할 팩킷 데이터에 대한 정보를 저장하고 있는 다수개의 버퍼 디스크립터들
상기 버퍼 디스크립터들 각각에 상기 팩킷 데이터에 대한 정보를 저장하고, 상기 버퍼 디스크립터들 각각에 표식 비트를 할당하여 상기 버퍼 디스크립터가 구 성중인가, 또는 상기 통신 채널로 수신되는 팩킷 데이터에 에러가 발생되었는가 또는 상기 버퍼 디스크립터의 구성이 완료되었는가를 표시하는 cpu(central processing unit); 및
상기 버퍼 디스크립터의 표식 비트를 확인하여 현재 액세스하고자 하는 버퍼 디스크립터의 처리를 중단하고 다음 버퍼 디스크립터를 액세스하거나, 또는 현재 액세스하는 버퍼 디스크립터에 정보가 저장된 팩킷 데이터를 처리하는 dma(direct memory access) 제어 제어기를 포함하는 것을 특징으로 하는 통신 시스템
[청구항 2]
제1항에 있어서,상기 표식비트는 상기 cpu가 상기 버퍼 디스크립터를 구성중이거나 또는 상기 통신 채널로 수신되는 팩킷 데이터에 에러가 발생되면 상기 버퍼 디스크립터가 cpu 모드이고, 상기 cpu에 의해 상기 버퍼 디스크립터의 구성이 완료되면 상기 dma 제어기가 사용 가능한 dma 모드임을 나타내는 오너 비트; 및 상기 cpu가 상기 버퍼 디스크립터를 구성중인가 또는 상기 통신 채널로 수신되는 팩킷 데이터에 에러가 발생되었는가를 표시하는스킵비트로이루어지는것을특징으로 하는통신 시스템.
[청구항 3]
제1항에 있어서,상기cpu는 상기 버퍼 디스크립터에 다음 버퍼 디스크립터 포인터를 할당하고, 상기 dma 제어기는 상기 버퍼 디스크립터에 구성되는 다음 버퍼 디스크립터 포인터를 확인하여 다음에 처리할버퍼디스크립터액세스하는것을특징으로 하는통신 시스템.
[청구항 4]
제1항에 있어서,상기dma 제어기는 현재 액세스하고 있는 버퍼 디스크립터의 처리가 완료되면, 현재 액세스하고 있는 버퍼 디스크립터를 지시하는 현재 포인터의 값에 상기 버퍼 디스크립터의 크기에 해당되는 어드레스를 가산하여현재포인터값갱신하는것을특징으로 하는통신 시스템.
[청구항 5]
제1항에 있어서,상기dma 제어기는 처음 액세스할 버퍼 디스크립터를 지시하는 시작 포인터; 및 상기 시작 포인터의 값으로 초기화되고, 상기 버퍼 디스크립터의 시작 어드레스를 카운팅하는 어드레스 카운터를 구비하고, 상기 어드레스 카운터는 현재 어드레스 카운터의 값에 단위 버퍼 디스크립터의 크기에 해당되는 어드레스를 가산하여 현재 어드레스카운터의값갱신하는것을특징으로 하는통신 시스템.
[청구항 9]
제6항에 있어서,상기cpu는 상기 버퍼 디스크립터에 다음 버퍼 디스크립터 포인터를 할당하고, 상기 dma 제어기는 상기 버퍼 디스크립터에 구성되는 다음 버퍼 디스크립터 포인터를 확인하여 다음에 처리할버퍼디스크립터액세스하는것을특징으로 하는통신 시스템.
[청구항 10]
제6항에 있어서,상기dma 제어기는 현재 액세스하고 있는 버퍼 디스크립터의 처리가 완료되면, 현재 액세스하고 있는 버퍼 디스크립터를 지시하는 현재 포인터의 값에 상기 버퍼 디스크립터의 크기에 해당되는 어드레스를 가산하여현재포인터값갱신하는것을특징으로 하는통신 시스템.
[청구항 11]
제1항에 있어서,상기dma 제어기는 처음 액세스할 버퍼 디스크립터를 지시하는 시작 포인터; 및 상기 시작 포인터의 값으로 초기화되고, 상기 버퍼 디스크립터의 시작 어드레스를 카운팅하는 어드레스 카운터를 구비하고, 상기 어드레스 카운터는 현재 어드레스 카운터의 값에 단위 버퍼 디스크립터의 크기에 해당되는 어드레스를 가산하여 현재 어드레스카운터의값갱신하는것을특징으로 하는통신 시스템.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
통신 시스템에서 표식 비트(mark bit)의 구성 요소인 오너 비트(owner bit)와 스킵 비트(skip bit)가 각각 어떠한 상태를 나타내는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation표식 비트(mark bit)를 구성하는 오너 비트(owner bit)와 스킵 비트(skip bit)가 각각 나타내는 상태를 파악해야 한다.
-
2정보 추출
information_extraction청구항 2에서 오너 비트와 스킵 비트에 대한 정의를 추출한다.
- 상기 표식비트는 상기 cpu가 상기 버퍼 디스크립터를 구성중이거나 또는 상기 통신 채널로 수신되는 팩킷 데이터에 에러가 발생되면 상기 버퍼 디스크립터가 cpu 모드이고, 상기 cpu에 의해 상기 버퍼 디스크립터의 구성이 완료되면 상기 dma 제어기가 사용 가능한 dma 모드임을 나타내는 오너 비트; 및 상기 cpu가 상기 버퍼 디스크립터를 구성중인가 또는 상기 통신 채널로 수신되는 팩킷 데이터에 에러가 발생되었는가를 표시하는스킵비트
-
3근거 선택
evidence_selection오너 비트의 상태(CPU 모드 vs DMA 모드)와 스킵 비트의 상태(구성 중 또는 에러 발생 여부)를 나타내는 구절을 선택한다.
- 상기 cpu가 상기 버퍼 디스크립터를 구성중이거나 또는 상기 통신 채널로 수신되는 팩킷 데이터에 에러가 발생되면 상기 버퍼 디스크립터가 cpu 모드이고, 상기 cpu에 의해 상기 버퍼 디스크립터의 구성이 완료되면 상기 dma 제어기가 사용 가능한 dma 모드임을 나타내는 오너 비트; 및 상기 cpu가 상기 버퍼 디스크립터를 구성중인가 또는 상기 통신 채널로 수신되는 팩킷 데이터에 에러가 발생되었는가를 표시하는스킵비트
-
4논리 통합
logical_integration오너 비트는 버퍼 디스크립터의 제어 주체(CPU 또는 DMA)를 나타내며, 스킵 비트는 구성 중이거나 에러가 발생했는지 여부를 나타냄을 통합한다.
-
5결론 도출
conclusion_formulation오너 비트는 CPU 모드(구성 중 또는 에러 발생 시)와 DMA 모드(구성 완료 시)를 나타내고, 스킵 비트는 CPU가 버퍼 디스크립터를 구성 중이거나 팩킷 데이터에 에러가 발생했는지를 나타낸다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
표식 비트의 구성 요소인 오너 비트와 스킵 비트가 나타내는 상태는 다음과 같다.
1. 오너 비트: CPU가 버퍼 디스크립터를 구성 중이거나 통신 채널로 수신되는 팩킷 데이터에 에러가 발생하면 'CPU 모드'임을 나타내고, CPU에 의해 버퍼 디스크립터의 구성이 완료되면 DMA 제어기가 사용 가능한 'DMA 모드'임을 나타낸다.
2. 스킵 비트: CPU가 버퍼 디스크립터를 구성 중인지 또는 통신 채널로 수신되는 팩킷 데이터에 에러가 발생했는지를 표시한다.
핵심 해석 (core_interpretation)
본 발명은 표식 비트 내의 오너 비트와 스킵 비트를 통해 버퍼 디스크립터의 제어 주체(CPU/DMA) 및 구성 상태(구성 중/에러 발생)를 구분함으로써 통신 시스템의 효율적인 데이터 처리를 가능하게 한다.