반도체 집적회로 document_id 1020010022323

[청구항 1] fet의 게이트단자에 피제어신호를 입력하고, 상기 fet의 드레인단자로부터 상기 피제어신호에 대응하는 신호를 출력하는 반도체 집적회로장치에 있어서, 상기 fet의 소스단자 및 접지단자의 사이에 삽입되는 인덕터소자를 구비하고, 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에, 게이트-소스 사이의 임피던스의 리액턴스성분에 대해 상기 인덕터소자가 상기 피제어신호에 의해 직렬 공진하도록 상기 인덕터소자의 인덕턴스값이 설정되어 있는 것을 특징으로 하는 반도체 집적회로 [청구항 2] 제1항에 있어서,상기fet의 게이트단자와 소스단자의 사이에 삽입되는 제2캐패시터소자를 구비하고, 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 기생레지스턴스성분이 외견상 작게 되도록 상기 제2캐패시터소자의 캐패시턴스값설정되어있는것을특징으로 하는반도체 집적회로. [청구항 3] 제1항에 있어서,상기fet의 드레인단자와 소스단자의 사이에 삽입되는 제3캐패시터소자를 구비하고, 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 기생레지스턴스성분이 외견상 작게 되도록 상기 제3캐패시터소자의 캐패시턴스값설정되어있는것을특징으로 하는반도체 집적회로. [청구항 4] 제2항에 있어서,상기fet의 드레인단자와 소스단자의 사이에 삽입되는 제3캐패시터소자를 구비하고, 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 기생레지스턴스성분이 외견상 작게 되도록 상기 제3캐패시터소자의 캐패시턴스값설정되어있는것을특징으로 하는반도체 집적회로. [청구항 5] 제1항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로구비한것을특징으로 하는반도체 집적회로. [청구항 6] 제2항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로구비한것을특징으로 하는반도체 집적회로. [청구항 7] 제3항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로구비한것을특징으로 하는반도체 집적회로. [청구항 8] 제4항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로구비한것을특징으로 하는반도체 집적회로. [청구항 9] 제1항 내지 제8항 중 어느 한 항에 있어서,상기fet의 게이트단자, 드레인단자 및 소스단자의 적어도 어느 하나에 직류바이어스전압을 공급하는바이어스공급회로구비한것을특징으로 하는반도체 집적회로. [청구항 10] 제9항에 있어서,상기 제어신호입력회로는 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 게이트-드레인 사이 용량을 cgd, 게이트-소스 사이 용량을 cgs, 드레인-소스 사이 저항을 rds, 부하저항을 rl로 한 경우의 함수인 {cgd/(cgd+cgs)}·{rds/(rds+rl)}이 최소로 되도록 드레인-소스사이전압설정되어있는것을특징으로 하는반도체 집적회로. [청구항 11] fet의 게이트단자에 피제어신호를 입력하고, 상기 fet의 드레인단자로부터 상기 피제어신호에 대응하는 신호를 출력하는 반도체 집적회로장치에 있어서, 상기 fet의 소스단자와 접지단자의 사이에 직렬 접속되 인덕터소자 및 제1캐패시터소자를 를 구비하고, 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 게이트-소스 사이의 임피던스의 리액턴스성분에 대해 상기 인덕터소자가 상기 피제어신호에 의해 직렬 공진하도록 상기 인덕터소자의 인덕턴스값이 설정되어 있는 것을 특징으로 하는 반도체 집적회로 [청구항 12] 제11항에 있어서,상기fet의 게이트단자와 소스단자의 사이에 삽입되는 제2캐패시터소자를 구비하고,상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 기생레지스턴스성분이 외견상 작게 되도록 상기 제2캐패시터소자의 캐패시턴스값설정되어있는것을특징으로 하는반도체 집적회로. [청구항 13] 제11항에 있어서,상기fet의 드레인단자와 소스단자의 사이에 삽입되는 제3캐패시터소자를 구비하고, 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 기생레지스턴스성분이 외견상 작게 되도록 상기 제3캐패시터소자의 캐패시턴스값설정되어있는것을특징으로 하는반도체 집적회로. [청구항 14] 제12항에 있어서,상기fet의 드레인단자와 소스단자의 사이에 삽입되는 제3캐패시터소자를 구비하고, 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 기생레지스턴스성분이 외견상 작게 되도록 상기 제3캐패시터소자의 캐패시턴스값설정되어있는것을특징으로 하는반도체 집적회로. [청구항 15] 제11항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로갖춘것을특징으로 하는반도체 집적회로. [청구항 16] 제12항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로갖춘것을특징으로 하는반도체 집적회로. [청구항 17] 제13항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로갖춘것을특징으로 하는반도체 집적회로. [청구항 18] 제14항에 있어서,상기fet의 드레인단자에 접속되고, 상기 fet의 드레인전압과 소스전압의 대소관계를 절환제어하는제어신호입력회로갖춘것을특징으로 하는반도체 집적회로. [청구항 19] 제11항 내지 제18항 중 어느 한 항에 있어서,상기fet의 게이트단자, 드레인단자 및 소스단자의 적어도 어느 하나에 직류바이어스전압을 공급하는바이어스공급회로구비한것을특징으로 하는반도체 집적회로. [청구항 20] 제19항에 있어서,상기 제어신호입력회로는 상기 fet의 드레인전압이 소스전압 보다도 낮은 경우에 상기 fet의 게이트-드레인 사이 용량을 cgd, 게이트-소스 사이 용량을 cgs, 드레인-소스 사이 저항을 rds, 부하저항을 rl로 한 경우의 함수인 {cgd/(cgd+cgs)}·{rds/(rds+rl)}이 최소로 되도록 드레인-소스사이전압설정되어있는것을특징으로 하는반도체 집적회로.