인터리브 메모리 제어 장치 및 방법 document_id 1020010031389

[청구항 1] 데이터 전송 속도에 따라 인터리브 메모리 크기의 데이터에 대해 순차적으로 심볼 반복 함수를 실행하고 동시에 그 실행 결과를 컬럼 방향으로 라이트하는 심볼 반복 처리 수단과, 이 심볼 반복 처리 수단으로부터 전달되는 컬럼 데이터를 저장하여 로 데이터로 출력하는 인터리브 메모리 수단과, 이 인터리브 메모리 수단으로부터 로 데이터(row data)를 각기 전달받아 소정 비트 단위로 분할된 심볼 데이터로 출력하는 제1,제2 시프트 레지스터 수단과, 상기 제1,제2 시프트 레지스터 수단으로부터 소정 비트 단위로 분할된 심볼 데이터를 1싸이클에 전송받아 64-어레이 직교 변조 시퀀스를 생성하기 위한 인덱스를 생성하여 직교 변조기(64-array orthogonal modulator)로 출력하는 인덱스 디코더 수단과, 상기 심볼 반복 처리 수단의 심복 반복 실행, 상기 인터리브 메모리 수단의 액세스, 상기 시프트 레지스터 수단 및 인덱스 디코더 수단을 제어하기 위한 신호를 생성하는 어드레스 생성/콘트롤 수단으로 구성함을 특징으로 하는 인터리브 메모리 제어 장치 [청구항 2] 제1항에 있어서,심볼 반복 처리 수단은 어드레스 생성/콘트롤 수단의 포트(①∼⑧)가 인에이블됨에 따라 콘볼루션 인코더 수단에서의 출력 데이터를 입력시키는 데이터 입력부와, 어드레스 생성/콘트롤 수단의 포트(⑨⑩)가 인에이블됨에 따라 상기 데이터 입력부에 의해 입력된 데이터를 제1,제2 레지스터 블럭에 저장하는 제1,제2 경로 스위칭부와, 상기 어드레스 생성/콘트롤 수단에서 데이터 전송 신호(ts)가 인에이블되면 상기 제1,제2 레지스터 블럭에 저장된 데이터를 한번에 인터리브 메모리 수단으로 전송하는데이터출력부구성함을특징으로 하는인터리브 메모리 제어 장치. [청구항 3] 제2항에 있어서,데이터 입력부는 일측 입력단자에 콘볼루션 인코더의 출력 단자가 연결되고 타측 단자에 어드레스 생성/콘트롤 수단의 각각의 포트(①∼⑧)가 각기 연결되는8개의앤드게이트구성함을특징으로 하는인터리브 메모리 제어 장치. [청구항 4] 제2항에 있어서,제2 경로 스위칭부는 일측 입력 단자에 데이터 입력부의 출력 단자가 각기 연결되고 타측 입력단자에 어드레스 생성/콘트롤 수단의 포트(⑨/⑩)가 각기 연결되는8개의앤드게이트각기구성함을특징으로 하는인터리브 메모리 제어 장치. [청구항 5] 제2항에 있어서,데이터 출력부는 일측 입력단자에 제1,제2 레지스터 블럭의 출력 단자가 각기 연결되고 타측 입력단자에 어드레스 생성/콘트롤 수단의 전송 신호(ts)가 연결되는16개의앤드게이트각기구성함을특징으로 하는인터리브 메모리 제어 장치. [청구항 9] 제1항에 있어서,인덱스 디코더 수단은 시프트 레지스터 수단으로부터 1싸이클에 6비트의 심볼 데이터를 각기 입력받아 64-어레이 직교 변조 시퀀스를 생성하기 위한 인덱스를 생성하는 제1∼제3인덱스디코더를쌍구성함을특징으로 하는인터리브 메모리 제어 장치.