문맥 (context)
[청구항 2]
제1항에 있어서,상기 칼리브레이션 회로는 각 샘플/홀드 서브회로에 대한 홀드 신호를 각각 변경하기 위한 서브-칼리브레이션회로포함하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 3]
제1항에 있어서,상기 칼리브레이션 회로는 다수의 샘플/홀드 서브회로들과 선택적으로 연결되고, 제1 상태에서 상기 샘플/홀드 회로는 칼리브레이션 모드에 있으며, 상기 칼리브레이션 회로는 다수의 샘플/홀드 서브회로들과 연결되고, 제2 상태에서 상기 샘플/홀드 회로는 동작 모드에 있으며, 상기 칼리브레이션 회로는 다수의 샘플/홀드서브회로들분리되어있는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 4]
제1항에 있어서,상기 칼리브레이션 회로는 상기 다수의 샘플/홀드 서브회로들 중 하나 이상에 대한 홀드 신호를 각각 지연시키는동작하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 5]
제1항에 있어서,상기 칼리브레이션 회로는,샘플/홀드 서브회로 출력 검출 회로;상기 검출회로에 연결된 제어 회로; 및상기 제어 회로에 연결된 변경 회로를 포함하되,상기 검출 회로는 샘플/홀드 서브회로의 출력의 상태를 검출하는 동작을 하고, 상기 제어 회로는 상기 검출된 상태에 응답하여, 하나 이상의 제어 신호들을 생성하는 동작을 하며, 상기 변경 회로는 상기 하나 이상의 제어 신호들에 응답하여 홀드 신호의 타이밍을 변경하는동작하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 6]
제5항에 있어서,상기 검출 회로는 아날로그/디지털컨버터인것을특징으로 하는고속 샘플/홀드 회로.
[청구항 7]
제5항에 있어서,상기 변경 회로는 상기 하나 이상의 제어 신호들에 응답하여 상기 홀드 신호를 지연시키는 동작을 하는홀드신호 지연 회로포함하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 8]
제7항에 있어서,상기 홀드 신호 지연 회로는 홀드 신호 입력 및 홀드 신호 출력을 갖는 다중-지연(multi-delay) 회로를 포함하고, 상기 입력과 상기 출력 사이의 지연은상기하나이상의제어신호들함수인것을특징으로 하는고속 샘플/홀드 회로.
[청구항 9]
제8항에 있어서,상기 다중-지연 회로는,상기 홀드 신호 입력에 연결된 제1 인버터 회로 - 상기 제1 인버터 회로의 출력은 반전된 홀드 신호를 포함함 -;상기 제1 인버터의 출력에 연결되어 있는 하나 이상의 선택적으로 연결된 지연 소자(element)들 - 제1 인버터 회로 출력에 연결된 지연 소자들의 개수는 상기 하나 이상의 제어 신호들의 함수임 -; 및상기 하나 이상의 선택적으로 연결된 지연 소자들에 연결된 입력을 가지며 추가로 출력을 포함하는 제2 인버터 회로 - 제2 인버터 회로의 출력은 관련 지연을 갖는 반전된 홀드 신호의 반전을 포함하고, 상기 지연은 상기 하나 이상의 제어 신호들을 통해 그에 연결된지연소자들의개수의함수포함하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 10]
제9항에 있어서,상기 지연 소자들nan은캐패시터포함하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 12]
제11항에 있어서,칼리브레이션 서브회로는 샘플/홀드 서브회로에 각각 선택적으로 연결되어 있고, 상기 샘플/홀드 서브회로는 각 샘플/홀드 서브회로로부터 분리될 때는 정상적으로 동작하고, 상기 칼리브레이션 서브회로들은 상기 칼리브레이션 서브회로들이 각각 연결되었을 때는 홀드 신호들을 각각 변경하는동작하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 13]
제11항에 있어서,칼리브레이션 모드에서, 샘플/홀드 회로는 또한 사인파 테스트 신호를 각각의 샘플/홀드 서브회로에의 입력으로서 수신하는 동작을 하고, 각 홀드 신호를 사용해서 각각의 샘플/홀드 서브회로에 대한 출력을 생성하는 동작을 하며, 각 칼리브레이션 서브회로는 사전 결정된 기준(criteria)에 따라 타이밍 미스매치를 최소화하기 위해 그 각각의 홀드 신호를 변경하는동작하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 14]
제11항에 있어서,상기 샘플/홀드 서브회로들 사이의 타이밍 미스매치 조건을 식별하는 동작을 하는 신호 분석 회로; 및상기 신호 분석 회로에 연결되어 동작하고 상기 타이밍 미스매치에 응답하여 하나 이상의 제어 신호들을 생성하는 동작을 하는제어 회로더포함하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 15]
제14항에 있어서,상기 신호 분석 회로는 상기 샘플/홀드 회로의 출력에 대해 푸리에(fourier) 변환을 행하여 그와 관련된 에너지 스펙트럼을 생성하도록 되어 있는디지털신호처리회로포함하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 16]
제14항에 있어서,상기 샘플/홀드 회로의 출력을 상기 디지털 신호 처리 회로에 의한 처리를 위해 디지털 데이타로 변환하는 동작을 하는 아날로그/디지털컨버터포함하는것을특징으로 하는고속 샘플/홀드 회로.
[청구항 17]
제14항에 있어서,상기 지연 회로는 상기 홀드 신호와 관련된 노드에 대한 용량 부하의 부가에 의해 각각의 상기 샘플/홀드 서브회로에 대한 상기 홀드 신호를 지연시키는 동작을 하고, 상기 용량성 부하량은상기하나이상의제어신호들함수인것을특징으로 하는고속 샘플/홀드 회로.
[청구항 22]
제19항에 있어서,상기 처리된 디지털 데이타를 분석하는 단계는,상기 처리된 신호 데이타와 관련된 주파수 스펙트럼을 계산(evaluate)하는 단계; 및 상기 주파수 스펙트럼에 기초하여 타이밍 미스매치의 존재 여부를 결정하는단계포함하는것을특징으로 하는방법
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
고속 샘플/홀드 회로에서 칼리브레이션 회로가 홀드 신호의 타이밍을 변경하기 위해 포함하는 구성 요소들과, 각 구성 요소가 수행하는 구체적인 동작 및 상호 관계는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation고속 샘플/홀드 회로 내 칼리브레이션 회로의 구성 요소, 각 요소의 동작 및 상호 관계를 파악해야 한다.
-
2정보 추출
information_extraction청구항 5, 7, 8, 9를 통해 검출 회로, 제어 회로, 변경 회로(홀드 신호 지연 회로)의 존재와 동작을 추출한다.
- 샘플/홀드 서브회로 출력 검출 회로;상기 검출회로에 연결된 제어 회로; 및상기 제어 회로에 연결된 변경 회로를 포함
-
3근거 선택
evidence_selection구성 요소 간의 연결 관계와 구체적인 동작(검출 -> 제어 신호 생성 -> 타이밍 변경)을 나타내는 구절을 선택한다.
- 검출 회로는 샘플/홀드 서브회로의 출력의 상태를 검출하는 동작을 하고, 상기 제어 회로는 상기 검출된 상태에 응답하여, 하나 이상의 제어 신호들을 생성하는 동작을 하며, 상기 변경 회로는 상기 하나 이상의 제어 신호들에 응답하여 홀드 신호의 타이밍을 변경하는동작
-
4논리 통합
logical_integration검출 회로가 상태를 확인하면 제어 회로가 신호를 만들고, 변경 회로가 이 신호에 따라 홀드 신호를 지연시키는 순차적/상호적 관계를 통합한다.
- 상기 제어 회로는 상기 검출된 상태에 응답하여, 하나 이상의 제어 신호들을 생성하는 동작을 하며, 상기 변경 회로는 상기 하나 이상의 제어 신호들에 응답하여 홀드 신호의 타이밍을 변경하는동작
-
5결론 도출
conclusion_formulation칼리브레이션 회로는 검출, 제어, 변경(지연) 회로로 구성되며, 검출된 상태에 따라 제어 신호가 생성되어 홀드 신호의 타이밍을 지연시키는 구조임을 도출한다.
- 상기 변경 회로는 상기 하나 이상의 제어 신호들에 응답하여 상기 홀드 신호를 지연시키는 동작을 하는홀드신호 지연 회로포함
-
6답변 생성
answer_generation질문에서 요구한 구성 요소, 동작, 상호 관계를 구조화된 형식으로 정리하여 최종 답변을 작성한다.
최종 답변 (final_answer)
고속 샘플/홀드 회로의 칼리브레이션 회로는 다음과 같은 구성 요소와 동작 및 상호 관계를 가진다.
1. 구성 요소
- 샘플/홀드 서브회로 출력 검출 회로: 샘플/홀드 서브회로 출력의 상태를 검출한다.
- 제어 회로: 검출 회로에 연결되어 있으며, 검출된 상태에 응답하여 하나 이상의 제어 신호를 생성한다.
- 변경 회로 (홀드 신호 지연 회로): 제어 회로에 연결되어 있으며, 제어 신호에 응답하여 홀드 신호의 타이밍을 변경(지연)한다.
2. 동작 및 상호 관계
- 검출 회로가 서브회로의 출력을 검출하면, 그 결과가 제어 회로로 전달된다.
- 제어 회로는 검출된 상태를 바탕으로 제어 신호를 생성하여 변경 회로로 전달한다.
- 변경 회로는 전달받은 제어 신호에 따라 홀드 신호의 타이밍을 지연시키는 방식으로 동작하여 최종적으로 홀드 신호의 타이밍을 변경한다.
핵심 해석 (core_interpretation)
칼리브레이션 회로가 검출-제어-변경(지연)의 피드백 루프를 통해 샘플/홀드 서브회로의 출력 상태에 맞춰 홀드 신호의 타이밍을 정밀하게 조정하는 메커니즘을 설명한다.