문맥 (context)
[청구항 1]
tft 영역에 반도체층과 게이트 및 소오스/드레인 전극을 구비한 tft 가 형성되고, 캐패시터영역에 캐패시터 상부전극 및 캐패시터 하부전극을 구비한 캐패시터가 형성된 평판표시소자에 있어서,
상기 tft 영역에서 상기 소오스/드레인 전극과 상기 게이트를 절연시켜주고 상기 캐패시터영역에서 상기 캐패시터 상부전극 및 캐패시터 하부전극사이의 유전체막으로 사용되는 절연막이 상기 tft 영역보다 상기 캐패시터영역에서 상대적으로 얇게 형성된 것을 특징으로 하는 액티브 매트릭스형 평판표시소자
[청구항 2]
제1항에 있어서,상기 평판표시소자는 유기 el 또는 lcd중하나인것을특징으로 하는액티브 매트릭스형 평판표시소자.
[청구항 3]
tft 영역과 캐패시터영역 을 구비한 절연기판과
상기 절연기판중 상기 tft 영역상에 형성된 반도체층과
상기 반도체층을 포함한 상기 절연기판상에 형성된 게이트 절연막과
상기 tft 영역의 상기 게이트 절연막상에 형성된 게이트와
상기 캐패시터 영역의 상기 게이트 절연막상에 형성된 캐패시터 하부전극과
상기 게이트와 캐패시터 하부전극을 포함한 게이트 절연막상에 형성되고, 상기 tft 영역에서보다 상기 캐패시터 영역에서 그의 두께가 상대적으로 감소하며, 상기 반도체층을 노출시키는 콘택홀을 구비한 층간 절연막과
상기 층간 절연막의 콘택홀을 통해 상기 반도체층과 콘택되도록 상기 tft 영역의 층간 절연막상에 형성된 소오스/드레인 전극과
상기 소오스/드레인 전극중 하나와 연결되어 상기 캐패시터 영역의 층간 절연막상에 형성된 캐패시터 상부전극을 포함하는 것을 특징으로 하는 액티브 매트릭스형 평판표시소자
[청구항 4]
제3항에 있어서,상기 평판표시소자는 유기 el 또는 lcd중하나인것을특징으로 하는액티브 매트릭스형 평판표시소자.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
본 특허에 따른 액티브 매트릭스형 평판표시소자에서 절연막의 두께는 tft 영역과 캐패시터 영역 중 어느 곳에서 상대적으로 더 얇게 형성되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation액티브 매트릭스형 평판표시소자의 절연막 두께가 tft 영역과 캐패시터 영역 중 어디에서 더 얇은지 파악해야 한다.
-
2정보 추출
information_extraction청구항 1과 청구항 3에서 절연막의 위치별 두께 관계에 관한 기술 내용을 추출한다.
- 상기 tft 영역보다 상기 캐패시터영역에서 상대적으로 얇게 형성된 것을 특징으로 하는
-
3근거 선택
evidence_selection절연막이 캐패시터 영역에서 더 얇게 형성된다는 직접적인 문구를 선택한다.
- 상기 tft 영역보다 상기 캐패시터영역에서 상대적으로 얇게 형성된
-
4논리 통합
logical_integration청구항의 명시적 기술에 따라 절연막의 두께는 tft 영역보다 캐패시터 영역에서 상대적으로 감소(얇아짐)함을 확인한다.
- 상기 tft 영역보다 상기 캐패시터영역에서 상대적으로 얇게 형성된
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 캐패시터 영역에서 더 얇게 형성된다는 결론을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
캐패시터 영역
핵심 해석 (core_interpretation)
본 발명은 절연막의 두께를 tft 영역보다 캐패시터 영역에서 상대적으로 얇게 형성함으로써 캐패시턴스를 높인 평판표시소자에 관한 기술이다.