채널 추정기 장치 및 방법 document_id 1020010063146

[청구항 1] 미리 결정된 비트값을 가지는 비트열들의 파일롯 신호를 수신하는 채널 추정 장치에 있어서, 상기 파일롯 신호의 현재수신비트와, 상기 현재수신비트보다 한 비트 이전에 수신된 비트를 이용하여 이후 수신될 비트를 예측하는 예측비트신호를 출력하는 예측기와, 상기 예측비트신호와, 상기 현재수신비트에 소정의 가중값을 곱한 가중된 현재수신비트와, 상기 현재수신비트 이전에 수신된 적어도 하나 이상의 이전수신비트들에 각각 서로 다른 가중치를 곱한 가중된 이전수신비트들을 합하여 출력하는 가산기를 포함하는 채널 추정 장치 [청구항 2] 제1항에 있어서,상기 예측비트신호가 상기 이전수신비트들과 시간지연이 일치하도록 하기 위한 지연기더 포함하는채널 추정 장치. [청구항 3] 제2항에 있어서,측기는,상기 현재수신비트 신호와 상기 예측기의 출력과의 차이값을 구하는 가산기와,상기 차이값을 구하는 가산기의 출력 신호를 각각 서로 다른 가중치를 두어 증폭하는 둘 이상의 증폭기들과,상기 증폭기들 중 제1증폭기의 출력값을 제1신호와 가산하여 이를 출력하고, 상기 출력을 지연하여 상기 제1신호를 생성하는 제1지연-가산부와,상기 제1지연-가산부의 출력 값과 상기 다른 증폭기들의 출력 값을 가산하여 출력하는제1가산기포함함을특징으로 하는채널 추정 장치. [청구항 4] 제3항에 있어서,측기는,상기 제1가산기의 출력을 소정 시간 지연하여 출력하는 지연기와,상기 제1 가산기의 출력을 소정 시간 지연하여 출력하는 지연기의 출력 값을 제2신호와 가산하여 이를 출력하고, 상기 제2 신호와 가산된 출력을 지연하여 상기 제2신호를 다시 생성하는 제2지연-가산부더포함함을특징으로 하는채널 추정 장치. [청구항 5] 미리 결정된 비트값을 가지는 비트열들의 파일롯 신호와, 상기 파일롯 신호의 비트열들 중에서 미리 결정된 주기의 비트들이 전력제어비트인 전력제어신호를 수신하는 채널 추정 장치에 있어서, 상기 비트열들을 수신하여 상기 전력제어비트의 위치를 추출하는 전력제어비트 검출기와, 상기 비트열들을 수신시에 상기 전력제어비트를 제거하기 위한 신호를 출력하고, 상기 파일럿 신호는 그대로 출력하도록 하며, 경판정 처리기가 안정화될 시 상기 전력제어비트 위치에 경판정 처리기의 출력 값을 출력하도록 스위칭하는 스위치와, 상기 스위치의 출력 신호와 상기 비트열들을 혼합하여 출력하는 혼합기와, 상기 혼합기의 출력을 이용하여 이후 수신될 비트 신호를 예측하는 예측비트신호를 출력하는 예측기와 상기 예측비트신호와 상기 전력제어비트 신호를 수신하여 최대율을 결정한 값을 이용하여 경판정 값을 상기 스위치로 출력하는 경판정 처리기와, 상기 파일롯 신호의 현재수신비트에 소정의 가중값을 곱한 가중된 현재수신비트와, 상기 현재수신비트 이전에 수신된 적어도 하나 이상의 이전수신비트들에 각각 소정의 가중치를 곱한 가중된 이전수신비트들을 합하여 출력하는 가산기를 포함함을 특징으로 하는 채널 추정 장치 [청구항 6] 제5항에 있어서,상기 경판정 처리기가,상기 예측비트신호의 공액 값을 출력하는 켤레기와,상기 전력제어비트 검출기의 출력 값과 상기 켤레기의 출력을 혼합하여 출력하는 혼합기와,상기 켤레기의 출력을 혼합하여 출력하는 혼합기의 출력 중 실수 값을 추출하여 출력하는 실수 추출기와,상기 실수 추출기의 출력 값들 중 최대율 값을 결정하여 출력하는 최대율 결정기와,상기 최대 율 결정기의 출력 값을 경판정하여 경판정된 계수 값을 출력하는경판정결정기포함함을특징으로 하는채널 추정 장치. [청구항 7] 미리 결정된 비트값을 가지는 비트열들의 파일롯 신호와, 상기 파일롯 신호의 비트열들 중에서 미리 결정된 주기의 비트들이 전력제어비트인 전력제어신호를 수신하는 채널 추정 장치에 있어서, 상기 파일롯 신호에서 전력제어신호의 위치를 추출하는 전력제어비트 검출기와, 상기 파일롯 신호와, 스위치의 출력 신호를 혼합하여 출력하는 혼합기와, 상기 혼합기의 출력과, 상기 파일롯 신호 이전의 둘 이상의 파일롯 신호를 합하여 출력하는 제1 필터와, 상기 전력제어비트 검출기의 출력으로부터 파일롯 신호의 경판정 값을 출력하는 경판정 처리기와, 상기 경판정 처리기의 출력값, 또는 상기 비트열을 무시하도록 하는 신호, 또는 상기 비트열을 그대로 출력하도록 하는 신호 중 어느 하나를 선택적으로 출력하는 상기 스위치를 포함하는 채널 추정 장치 [청구항 8] 제7항에 있어서,상기 제1필터는, fir(finite impulse response) 필터특징으로 하는채널 추정 장치. [청구항 9] 제7항에 있어서,상기 제1필터는,llr(log likelihood ratio) 필터로 구성한예측기더구비함을특징으로 하는채널 추정 장치. [청구항 10] 제9항에 있어서,상기 제1필터는,상기 혼합기로부터 출력되는 신호를 1차 지연하는 제1지연기와,상기 제1지연기의 출력 신호를 2차 지연하는 제2지연기와,상기 혼합기로부터 출력되는 신호를 소정 비율로 증폭하는 제1증폭기와,상기 제1지연기의 출력을 소정 비율로 증폭하는 제2증폭기와,상기 제2지연기의 출력을 소정 비율로 증폭하는 제3증폭기와,상기 혼합기로부터 출력되는 신호들을 이용하여 이후 수신될 비트를 예측하는 예측비트신호를 출력하는 예측기와,상기 예측비트신호를 상기 제2지연기의 출력만큼 지연하는 제3지연기와,상기 제3지연기의 출력을 소정 비율로 증폭하는 제4증폭기와,상기 제1 내지 제4 증폭기들의 출력을 가산하는가산기구성됨을특징으로 하는채널 추정 장치. [청구항 11] 제9항에 있어서,측기는,상기 혼합기로부터 출력되는 신호와 상기 예측기의 출력 신호의 차를 계산하는 제1가산기와,상기 제1가산기의 출력 값을 서로 다른 증폭도로 출력하는 제1 및 제2증폭기와,상기 제1증폭기의 출력과 제1신호를 가산하는 제2가산기와,상기 제2가산기의 출력을 지연하여 상기 제1신호를 출력하는 제1지연기와,상기 제2가산기의 출력과 상기 제2증폭기의 출력을 가산하여 출력하는 제3가산기와,상기 제3가산기의 출력을 소정시간 지연하여 출력하는 제2지연기와,상기 제2지연기의 출력과 제2신호를 가산하는 제4가산기와,상기 제4가산기의 출력을 소정시간 지연하여 상기 제2신호를 출력하는제3지연기구성됨을특징으로 하는채널 추정 장치. [청구항 12] 제9항에 있어서,상기 경판정 처리기는,상기 제1필터에서 예측된 값을 수신하여 켤래 복소수 값을 출력하는 켤레기와,상기 켤레기의 출력과 전력 제어 비트를 혼합하는 혼합기와,상기 전력 제어 비트를 혼합하는 혼합기의 출력 중 실수 값만을 추출하는 실수 추출기와,상기 실수 추출기의 출력 신호에서 각 신호마다 비중을 비교하고 가중치를 두어 신호를 결합한 후 최대이득을 출력하는 최대율 합성기와,상기 최대율 합성기의 출력으로부터 경판정 결정값을 계산하여 출력하는경판정결정기구성됨을특징으로 하는채널 추정 장치. [청구항 15] 제13항에 있어서,상기 제1과정과 상기 제2과정은 하기 <수학식 13>과 같이 계산됨을 특징으로 하는 채널 추정 방법.,상기 vpcb 는 다중경로로부터 입력된 신호들의 크기의 합,상기 l은 l개(l=0, 1, …, l-1)의 최대이득결합(mrc)되는 다중 경로의 수,상기 dpcb는 파일럿 신호의 비트제외한나머지 제어 비트의 경판정 값.