솔더 접합 특성을 향상시킨 칩 사이즈 패키지 및 그 제조방법 document_id 1020010068529

[청구항 1] 활성면에 다수의 본딩 패드(bonding pad)들이 형성된 반도체 칩 (semiconductor chip) 상기 본딩 패드들은 노출시키면서 상기 반도체 칩의 활성면 상부에 형성된 패시베이션층(passivation layer) 상기 본딩 패드들은 그대로 노출시키면서 상기 패시베이션층의 상부에 형성된 절연층 상기 절연층의 상부에 형성되며, 상기 패시베이션층과 상기 절연층의 본딩 패드 노출 부분들을 통하여 상기 본딩 패드들에 접속되도록 형성된 회로 패턴 (circuit pattern) 상기 회로 패턴에 연결되며, 상기 절연층의 상부에 형성된 제 2 본딩 패드들 상기 회로 패턴의 상부와 상기 절연층의 상부에 걸쳐 형성되며, 상기 제 2 본딩 패드들은 노출되도록 형성된 제 2 절연층 상기 제 2 본딩 패드에 일단이 부착되며, 타단은 측방향을 향하도록 구부러짐과 더불어 그 타단이 상기 제 2 절연층으로부터 그 상부 방향을 향하도록 형성된 본딩 와이어(bonding wire); 및 상기 제 2 절연층의 상부에 접착 수단을 통하여 부착되며, 상기 본딩 와이어의 타단이 내부로 삽입되어 상기 제 2 본딩 패드와 전기적으로 접속되는 솔더볼 (solder ball) 을 포함하는 것을 특징으로 하는 칩 사이즈 패키지(chip size package) [청구항 2] 제 1항에 있어서,상기 제 2 절연층에서 노출된 상기 제 2 본딩 패드에 와이어 핀(wire pin)의 일단을 부착하고, 솔더볼은 노출된 상기 제 2 본딩 패드의 상부에 접착 수단을 통하여 부착되며, 그 내부로 상기 와이어 핀의 타단이 삽입되어상기제2본딩 패드와전기적접속되는것을특징으로 하는칩 사이즈 패키지. [청구항 3] 활성면에 다수의 본딩 패드들이 형성된 반도체 칩 상기 본딩 패드들은 노출시키면서 상기 반도체 칩의 활성면 상부에 형성된 패시베이션층 상기 본딩 패드들은 그대로 노출시키면서 상기 패시베이션층의 상부에 형성된 절연층 상기 본딩 패드에 일단이 부착되며, 타단은 측방향을 향하도록 구부러짐과 더불어 그 타단이 상기 절연층으로부터 그 상부 방향을 향하도록 형성된 본딩 와이어; 및 상기 절연층의 상부에 접착 수단을 통하여 부착되며, 상기 본딩 와이어의 타단이 내부로 삽입되어 상기 본딩 패드와 전기적으로 접속되는 솔더볼 을 포함하는 것을 특징으로 하는 칩 사이즈 패키지 [청구항 4] 제 3항에 있어서,상기 솔더볼은 상기 절연층에 도전성 접착 수단을 통하여 부착되고, 상기 본딩 와이어의 타단이 상기 도전성 접착 수단에 삽입되어 상기 솔더볼과 상기 본딩 패드가전기적접속되는것을특징으로 하는칩 사이즈 패키지.