ＩＭＴ-2000 비동기식 기지국 모뎀의 ＡＩＣＨ 변조 장치 document_id 1020010075856

[청구항 1] 0∼15까지의 시퀀스에 각각 대응되는 aich 시그네이쳐 패턴(b s,0 , b s,1 ,…, b s,31 )들을 발생시키는 aich 시그네이쳐 발생기 상기 aich 시그네이쳐 발생기로부터 발생된 aich 시그네이쳐 패턴(b s,0 , b s,1 ,…, b s,31 )들과 상위로부터 수신받은 프리엠블 신호(ai s )들을 이용하여 aich의 실제값 심볼(a 0 , a 1 ,…, a 31 )을 생성한 후 그 aich의 실제값 심볼의 다음 필드에 '0'값을 채워 액세스 슬롯을 생성하는 액세스 슬롯 생성부 상기 액세스 슬롯 생성부의 출력 신호 중 실제값 심볼의 짝수 심볼(a 0 , a 2 ,…, a 30 )과 홀수 심볼(a 1 , a 3 ,…, a 31 )을 각각 입력받아 sttd 엔코딩을 수행하여 두 개의 안테나(a 0 , a 1 )에 각각 대응되는 동위상(i), 직교위상(q) 데이터(di_a 0 , dq_a 0 , di_a 1 , dq_a 1 )를 각각 생성하는 sttd 엔코더 상기 sttd 엔코더의 각 출력 신호(di_a 0 , dq_a 0 , di_a 1 , dq_a 1 )에 ovsf 코드(c ch )를 각각 곱하여 확산시키는 스프레딩 처리부 상기 스프레딩 처리부의 각 출력 신호(di_a 0 , dq_a 0 , di_a 1 , dq_a 1 )와 스크램블링 코드(c 1 , c 2 )를 곱하여 스크램블링을 수행하는 스크램블링 처리부; 및 상기 스크램블링 처리부의 출력 신호(i_a 0 , q_a 0 , i_a 1 , q_a 1 )와 aich 이득값(g aich )을 각각 곱하여 두 개의 안테나(a 0 , a 1 )에 해당하는 최종 aich 신호(aich_a 0 , aich_a 1 )를 출력하는 곱셈부로 구성된 것을 특징으로 하는 ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치 [청구항 2] 제 1항에 있어서,상기aich 시그네이쳐 발생기에 의해 발생되는 aich 시그네이쳐 패턴(bs,0, bs,1,…, bs,31)들은, 각각 "+1, 0, -1"의 값 중에 어느 한값고정되어있는것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 3] 제 1항에 있어서,상기 액세스 슬롯 생성부가 상위 복조기로부터 수신받는 프리엠블 신호(ais)는, "+1, 0, -1"의 값 중 어느 한값갖는것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 4] 제 1항에 있어서,상기 액세스 슬롯 생성부는, 하기 [수학식 1]을 이용하여 aich의 실제값 심볼(a0, a1,…, a31)을 생성하는 것을 특징으로 하는 ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치.[수학식 1] (j= 0, …, 15)여기서, aj는 aich의 실제값 심볼을 나타내고, s는 aich 시그네이쳐 패턴의 시퀀스를 나타내며, ais는 프리엠블 신호를 나타내고, bs,j는 aich 시그네이쳐패턴을 나타낸다. [청구항 5] 제 1항에 있어서,상기 액세스 슬롯 생성부는, 상기 aich 시그네이쳐 발생기로부터 발생된 0∼15까지의 시퀀스에 각각 대응되는 aich 시그네이쳐 패턴(bs,0, bs,1,…, bs,31)들과 상위의 복조기로부터 입력받은 프리엠블 신호(ais)들을 각각 곱하여 출력하는 곱셈기; 상기 곱셈기로부터 aich 시그네이쳐 패턴(bs,0, bs,1,…, bs,31) 값들을 입력받은 후 그 각 패턴 별로 더하여 6비트의 aich 실제값 심볼(a0, a1,…, a31)을 생성하는 덧셈기; 상기 덧셈기를 통해 생성된 6비트의 aich 실제값 심볼(a0, a1,…, a31)을 잠시 저장하는 레지스터; 및 상기 레지스터의 출력 신호인 aich의 실제값 심볼(a0, a1,…, a31)의 다음 필드에 '0'값을 채워 aich의 액세스 슬롯을 생성하는먹스구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 6] 제 1항에 있어서,상기sttd 엔코더는, 상기 액세스 슬롯 생성부의 출력 신호 중 실제값 심볼의 짝수 심볼(a0, a2,…, a30)을 입력받아 1클럭 지연시킨 후 'di_a0' 출력단으로 출력하는 제 1 지연부; 상기 액세스 슬롯 생성부의 출력 신호 중 실제값 심볼의 홀수 심볼(a1, a3,…, a31)을 입력받아 1클럭 지연시켜 'dq_a0' 출력단으로 출력하는 제 2 지연부; 상기 액세스 슬롯 생성부의 출력 신호 중 실제값 심볼의 짝수 심볼(a0, a2,…, a30)에 각각 '-1' 값을 곱한 후 출력하는 제 1 곱셈기; 상기 제 2 지연부의 출력 신호에 각각 '-1'을 곱한 후 출력하는 제 2 곱셈기; 상기 제 1 지연부의 출력 신호를 1클럭 지연시켜 출력하는 제 3 지연부; 상기 제 2 곱셈기의 출력 신호를 1클럭 지연시켜 출력하는 제 4 지연부; 상기 제 1 곱셈기의 출력 신호와 상기 액세스 슬롯 생성부의 출력 신호 중 실제값 심볼의 홀수 심볼(a1, a3,…, a31)을 입력받음과 동시에 상기 제 3 지연부의 출력 신호와 상기 제 4 지연부의 출력 신호를 입력받은 후, '0'인 셀렉트 신호를 인가받으면 상기 제 1 곱셈기의 출력 신호와 상기 액세스 슬롯 생성부의 출력 신호 중 실제값 심볼의 홀수 심볼(a1, a3,…, a31)을 통과시키는 한편, '1'인 셀렉트 신호를 인가받으면 상기 제 3 지연부의 출력 신호와 상기 제 4 지연부의 출력 신호를 통과시키는 제 1 먹스; 및 다이버시티 온 신호(sttd_on)가 인가되면 상기 제 1 먹스의 출력 신호를 각각 'di_a1' 및 'dq_a1' 출력단을 통해 상기 스프레딩 처리부로 스위칭시키는제2먹스구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 7] 제 1항에 있어서,상기 스프레딩 처리부는, ovsf 코드(cch)를 발생시키는 ovsf 코드 발생기; 및 상기 sttd 엔코더의 출력 신호(di_a0, dq_a0, di_a1, dq_a1)와 상기 ovsf 코드 발생기에 의해 생성된 ovsf 코드(cch)를 각각 곱한 후 상기 스크램블링 처리부로 출력하는 제 1, 2, 3,4곱셈기구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 8] 제 7항에 있어서,상기ovsf 코드 발생기는, 상위로부터 할당된 8비트의 채널 코드 값을 저장하는 레지스터; 8비트의 카운트 값을 발생시키는 8비트 카운터; 상기 레지스터에 저장된 8비트 값과 상기 8비트 카운터로부터 발생된 8비트 값을 각각 곱한 후 출력하는 제 1, 2, 3, 4, 5, 6, 7, 8 곱셈기; 및 상기 제 1, 2, 3, 4, 5, 6, 7, 8 곱셈기의 출력 값들을 익스클루시브 오어 연산 처리하여 ovsf 코드(cch)를 발생시키는 xor연산처리부구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 9] 제 1항에 있어서,상기 스크램블링 처리부는, 스크램블링 코드(c1, c2)를 발생시키는 스크램블링 코드 발생기; 및 상기 스프레딩 처리부의 각 출력 신호(di_a0, dq_a0, di_a1, dq_a1)와 상기 스크램블링 코드 발생기에 의해 발생된 스크램블링 코드(c1, c2)를 곱하여 스크램블링을 수행한 후 상기 곱셈부로 출력하는스크램블러구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 10] 제 1항에 있어서,상기 곱셈부는, 상기 스크램블링 처리부의 출력 신호(i_a0, q_a0)와 aich 이득값(gaich)을 각각 곱한 후 안테나(a0)에 해당하는 최종 aich 신호(aich_a0)를 프론트-엔드 인터페이스부로 출력하는 제 1, 2 곱셈기; 및 상기 스크램블링 처리부의 출력 신호(i_a1, q_a1)와 aich 이득값(gaich)을 각각 곱한 후 안테나(a1)에 해당하는 최종 aich 신호(aich_a1)를 프론트-엔드 인터페이스부로 출력하는 제 3,4곱셈기구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 11] 제 1항에 있어서,상기 곱셈부의 출력 신호인 aich 신호(aich_a0, aich_a1)는, 20msec 동안 반복되는 15개의 액세스 슬롯(as)이 한프레임구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치. [청구항 12] 제 11항에 있어서,상기 15개의 액세스 슬롯(as)은, 각각 6비트의 크기를 갖는 실제값 심볼(a0, a1,…, a31)들로 구성된 4096 칩의 ai 영역; 및 1024 칩 동안 전송이 없는 '0'값으로 채워진트랜스미션오프영역구성된것을특징으로 하는ｉｍｔ-2000 비동기식 기지국 모뎀의 ａｉｃｈ 변조 장치.