디지털 전송장비의 에이티엠셀 기록주소 발생장치 document_id 1020010083551

[청구항 1] 디지털 전송장비의 에이티엠셀 기록주소 발생장치에 있어서 하향 데이터 주소발생장치는, 상기 에이티엠셀의 입력신호와 셀의 위치 표시하는 프레임펄스 신호와 쓰기가능신호와 오버헤드 위치 신호와 클럭신호를 입력받고 계수 처리하여 데이터가 기록되는 5 비트의 주소신호를 발생하는 데이터 주소 발생부와 상기 에이티엠셀이 하나씩 읽혀서 지워지는 상태신호와 상기 셀신호가 하나씩 쓰여져 들어오는 상태신호와 주소를 초기화하는 제어신호와 클럭신호와 채널주소신호를 입력받고 셀 단위로 기록되는 10비트의 주소를 발생하는 셀주소 발생부와, 상기 에이티엠셀이 전송되는 채널의 선택신호와 채널구분신호와 읽기 및 쓰기 선택신호에 의하여 채널을 구분하는 3 비트 주소를 발생하는 채널주소 발생부를 포함하여 이루어지는 구성을 특징으로 하는 디지털 전송장비의 에이티엠셀 기록주소 발생장치 [청구항 2] 디지털 전송장비의 에이티엠셀 기록주소 발생장치에 있어서 상향 데이터 주소발생장치는, 상기 셀신호가 상향으로 하나씩 읽혀서 지워지는 상태신호와 셀신호가 상향으로 하나씩 쓰여져 들어오는 상태신호와 상향 기록주소를 초기화하는 제어신호와 클럭신호와 상향 채널주소신호를 입력받고 셀 단위의 기록될 13비트의 주소를 발생하는 상향 셀주소 발생부와, 상기 셀신호를 메모리에 쓰는 제어신호와 셀신호의 쓰기 시작을 표시하는 신호와 셀신호를 읽는 구간을 표시하는 신호와 리셋신호와 클럭신호를 입력받고 계수 처리하여 상향 데이터가 기록되는 5 비트의 주소신호를 발생하는 상향데이터 주소 발생부를 포함하여 이루어지는 구성을 특징으로 하는 디지털 전송장비의 에이티엠셀 기록주소 발생장치 [청구항 3] 제1 항에 있어서,상기 데이터 주소 발생부는, 상기 에이티엠셀 입력신호와 에이티엠셀의 시작위치를 표시하는 다섯 번째 프레임 펄스 대비 위치 신호를 입력받고 앤드 연산하여 출력하는 제1 앤드 게이트와, 하나의 에이티엠셀을 쓰도록 하는 제어신호와 오버헤드의 위치를 표시하는 네 번째 프레임 펄스 대비 위치 신호를 입력받고 앤드 연산하여 출력하는 제2 앤드 게이트와, 상기 제1 앤드게이트와 제2 앤드게이트의 신호를 입력받고 오어 연산하여 메모리의 리셋신호로 출력하는 제1 오어 게이트와, 상기 제1 오어 게이트의 신호를 리셋신호로 입력받고, 클럭신호에 의하여 8 비트의 신호를 출력하는 제1 카운터와, 상기 제1 카운터로부터 출력되는 8 비트의 신호를 입력받고, 에이티엠셀의 데이터를 기록하는 5비트 주소신호를 출력하는 제1 버퍼를 포함하여 이루어지는 구성을 특징으로 하는 디지털 전송장비의에이티엠셀기록주소 발생장치. [청구항 4] 제1 항에 있어서,주소 발생부는, 상기 에이티엠셀이 하나씩 읽혀서 지워지는 상태신호와 상기 셀신호가 하나씩 쓰여져 들어오는 상태신호를 입력받는 동시에 주소를 초기화하는 제어신호를 인버트 시켜 입력받고 오어 연산하여 출력하는 제2 오어 게이트와, 상기 주소를 초기화하는 제어신호와 10 비트의 데이터 신호를 입력받고 앤드 연산하여 출력하는 제3 앤드 게이트와, 상기 제2 오어 게이트와 상기 제3 앤드 게이트의 신호를 입력받는 동시에 클럭신호와 4비트의 채널주소신호를 입력받고 에이티엠셀 단위를 구분하는 10비트의 주소신호를 계수하여 출력하는 제2 카운터와, 상기 제2 카운터의 출력을 입력받고 1을 증가하여 상기 제3 앤드 게이트에 10 비트의 데이터로 출력하는 제1 가산기를 포함하여 이루어지는 구성을 특징으로 하는 디지털 전송장비의에이티엠셀기록주소 발생장치. [청구항 5] 제1 항에 있어서,상기 채널주소 발생부는, 상기 에이티엠셀신호의 전송채널을 선택하는 3 비트의 신호와 채널을 구분하는 3비트의 신호를 입력받고 먹싱하는 동시에 읽기 및 쓰기를 구분하는 제어신호에 의하여 채널을 구분하는 3 비트의 주소신호를 출력하는 먹스를 포함하여 이루어지는 구성을 특징으로 하는 디지털 전송장비의에이티엠셀기록주소 발생장치. [청구항 6] 제2 항에 있어서,상기 상향셀주소 발생부는, 상기 에이티엠셀이 상향으로 하나씩 읽혀서 지워지는 상태신호와 상기 셀신호가 상향으로 하나씩 쓰여져 들어오는 상태신호를 입력받는 동시에 상향의 기록주소를 초기화하는 제어신호를 인버트 시켜 입력받고 오어 연산하여 출력하는 제3 오어 게이트와, 상기 상향 기록주소를 초기화하는 제어신호와 13 비트의 데이터 신호를 입력받고 앤드 연산하여 출력하는 제4 앤드 게이트와, 상기 제3 오어 게이트와 상기 제4 앤드 게이트의 신호를 입력받는 동시에 클럭신호와 4비트의 상향채널주소신호를 입력받고 상향의 에이티엠셀 단위를 구분하는 13비트의 상향주소신호를 계수하여 출력하는 제3 카운터와, 상기 제3 카운터의 출력을 입력받고 1을 증가하여 상기 제4 앤드 게이트에 13 비트의 데이터로 출력하는 제2 가산기를 포함하여 이루어지는 구성을 특징으로 하는 디지털 전송장비의에이티엠셀기록주소 발생장치. [청구항 7] 제2 항에 있어서,상기 상향 데이터 주소 발생부는, 상기 상향 에이티엠셀 신호를 메모리에 쓰는 제어신호와 상기 셀신호의 시작을 표시하는 첫 번째 프레임 펄스신호를 입력받고 앤드 연산하여 출력하는 제5 앤드 게이트와, 첫 번째 프레임 펄스와 두 번째 프레임 펄스를 입력받고 오어 연산하여 리셋신호로 출력하는 제4 오어 게이트와, 데이터를 읽는 구간을 표시하는 신호와 상기 제4 오어 게이트로부터 출력되는 신호를 입력받고 앤드 연산하여 출력하는 제6 앤드 게이트와, 상기 제5 앤드게이트와 제6 앤드게이트의 신호를 입력받고 오어 연산하여 상향메모리의 리셋신호로 출력하는 제6 오어 게이트와, 상기 제6 오어 게이트의 신호를 리셋신호로 입력받고, 클럭신호에 의하여 8 비트의 신호를 출력하는 제4 카운터와, 상기 제4 카운터로부터 출력되는 8 비트의 신호를 입력받고, 상향 에이티엠셀의 데이터를 기록하는 5 비트 주소신호를 출력하는 제2 버퍼를 포함하여 이루어지는 구성을 특징으로 하는 디지털 전송장비의에이티엠셀기록주소 발생장치.