문맥 (context)
[청구항 2]
제 1항에 있어서,상기 제 2반도체영역은, 상기 반도체기판에 인접하여형성되는것을특징으로 하는반도체장치.
[청구항 3]
제 1항 또는 제 2항에 있어서,상기 소스영역 및 상기 드레인영역은 횡방향으로교호적배치되는것을특징으로 하는반도체장치.
[청구항 4]
제 1항 또는 제 2항에 있어서,상기 전기열변환소자는 상기 드레인영역접속하는것을특징으로 하는반도체장치.
[청구항 5]
제 1항 또는 제 2항에 있어서,2개의 상기 게이트전극은, 상기 소스영역이 게이트전극사이에 놓인상태형성되는것을특징으로 하는반도체장치.
[청구항 6]
제 1항 또는 제 2항에 있어서,상기 복수의 전기열변환소자의 배열방향 및 상기 복수의 절환장치의 배열방향이평행한것을특징으로 하는반도체장치.
[청구항 7]
제 1항 또는 제 2항에 있어서,적어도 2개의 절연 게이트형 전계효과트랜지스터의 드레인영역은 전기열변환소자의 한쪽에 접속되고, 또한 복수의 절연 게이트형 전계효과트랜지스터의 소스영역은공통접속되는것을특징으로 하는반도체장치.
[청구항 8]
제 1항 또는 제 2항에 있어서,절연 게이트형 전계효과트랜지스터의 유효채널길이는, 제 2반도체영역 및 소스영역 사이의 횡방향의 확산량의 차에 의해결정되는것을특징으로 하는반도체장치.
[청구항 9]
제 1항 또는 제 2항에 있어서,절연 게이트형 전계효과트랜지스터는, 전극을 인출하는 제 1도전형 확산층을 각각 포함하고 이에 의해 확산층이소스영역침투하는것을특징으로 하는반도체장치.
[청구항 10]
제 1항 또는 제 2항에 있어서,게이트전극의 드레인측은, 게이트절연막보다 두꺼운절연막위형성되는것을특징으로 하는반도체장치.
[청구항 11]
제 1항 또는 제 2항에 있어서,게이트전극의 드레인측은,필드절연막위형성되는것을특징으로 하는반도체장치.
[청구항 12]
제 1항 또는 제 2항에 있어서,제 1반도체영역은, 반도체기판의 표면으로부터 역도전형 불순물의 도입에 의해 형성된웰인것을특징으로 하는반도체장치.
[청구항 13]
제 1항 또는 제 2항에 있어서,제 1반도체영역은, 반도체기판의 표면으로부터 역도전형 불순물의 도입 또는 모든 드레인영역에서 횡방향의 분리에 의해 형성된복수의웰구성되는것을특징으로 하는반도체장치.
[청구항 14]
제 1항 또는 제 2항에 있어서,제 2반도체영역은 저영역 및 저영역에서의 불순물농도보다 높은고영역포함하는것을특징으로 하는반도체장치.
[청구항 15]
제 1항 또는 제 2항에 있어서,드레인영역은 게이트전극의 드레인측단부로부터별도배치되는것을특징으로 하는반도체장치.
[청구항 16]
제 1항 또는 제 2항에 있어서,소스영역nan은게이트전극중첩하는것을특징으로 하는반도체장치.
[청구항 17]
제 1항 또는 제 2항에 있어서,게이트전극의 드레인측은 게이트절연막보다 두꺼운 절연막위에 형성되고; 드레인영역은 두꺼운 절연막의 단부에자체정렬되는것을특징으로 하는반도체장치.
[청구항 18]
제 1항 또는 제 2항에 있어서,제 2반도체영역, 소스영역 및 드레인영역은, 우측 및 좌측에 대해 대칭이고, 경사진 이온주입에 의한 불순물의 도입에 의해 형성되는단면구조가지는것을특징으로 하는반도체장치.
[청구항 19]
제 1항 또는 제 2항에 있어서,반도체기판nan은기판인것을특징으로 하는반도체장치.
[청구항 20]
제 1항 또는 제 2항에 있어서,전기열변환소자에 대응하는액체배출부형성되는것을특징으로 하는반도체장치.
[청구항 21]
제 1항 또는 제 2항에 있어서,상기 전기열변환소자는박막저항소자로이루어진것을특징으로 하는반도체장치.
[청구항 47]
제 46항에 있어서,반도체기판의 주면의 평면방향은 3°내지 10°의 범위에서 저차의 평면방향에 대해경사지는것을특징으로 하는반도체장치.
[청구항 48]
제 46항에 있어서,반도체기판의 주면의 평면방향은 3°내지 10°의 범위에서 (100)면에 대해경사지는것을특징으로 하는반도체장치.
[청구항 49]
제 46항에 있어서,반도체기판의 주면의 평면방향은 4°의 각도로 (100)면에 대해경사지는것을특징으로 하는반도체장치.
[청구항 50]
제 46항에 있어서,제 2반도체영역의 깊이는제1반도체영역의깊이되는것을특징으로 하는반도체장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
반도체장치에서 절연 게이트형 전계효과트랜지스터의 유효채널길이는 어떠한 요소에 의해 결정되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation질문에서 요구하는 절연 게이트형 전계효과트랜지스터의 유효채널길이를 결정하는 요소를 찾는다.
-
2정보 추출
information_extraction청구항 8에서 절연 게이트형 전계효과트랜지스터의 유효채널길이에 관한 기술적 특징을 추출한다.
- 절연 게이트형 전계효과트랜지스터의 유효채널길이는, 제 2반도체영역 및 소스영역 사이의 횡방향의 확산량의 차에 의해결정되는것을특징으로 하는반도체장치.
-
3근거 선택
evidence_selection유효채널길이의 결정 요인이 명시된 구절을 선택한다.
- 제 2반도체영역 및 소스영역 사이의 횡방향의 확산량의 차
-
4논리 통합
logical_integration추출된 근거를 바탕으로 유효채널길이가 결정되는 구체적인 물리적 요소를 연결한다.
- 제 2반도체영역 및 소스영역 사이의 횡방향의 확산량의 차
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변을 구성한다.
- 제 2반도체영역 및 소스영역 사이의 횡방향의 확산량의 차
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 생성한다.
- 제 2반도체영역 및 소스영역 사이의 횡방향의 확산량의 차
최종 답변 (final_answer)
제 2반도체영역 및 소스영역 사이의 횡방향의 확산량의 차
핵심 해석 (core_interpretation)
본 발명은 절연 게이트형 전계효과트랜지스터의 유효채널길이가 제 2반도체영역과 소스영역 간의 횡방향 확산량 차이에 의해 제어됨을 명시하고 있다.