문맥 (context)
[청구항 2]
제1 항에 있어서,상기 산소 침투 경로는 타이타늄 산화물 또는 실리콘 산화물로 이루어지고 상기 강유전체 커패시터를 둘러싸는 산소 침투 경로막 및/또는산소침투 경로패턴포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 3]
제1 항에 있어서,상기 캡슐화 장벽막은 알루미늄 산화막, 타이타늄 산화막, 지르코늄 산화막, 탄탈륨 산화막 및 세슘 산화막으로 이루어진 그룹에서 선택된금속산화막인것을특징으로 하는강유전체 메모리 소자.
[청구항 4]
제3 항에 있어서,상기 캡슐화 장벽막은 열처리된 상기 금속 산화막과 그 위에 형성된 열처리되지 않은상기금속산화막중막인것을특징으로 하는강유전체 메모리 소자.
[청구항 5]
제1 항에 있어서,상기 강유전체 커패시터들은 각각 차례로 적층된 하부 전극, 강유전체막 패턴 및 상부 전극을 포함하고, 상기 플레이트 라인은 서로 이웃한 2 개의 행들 상에 배열된상기상부 전극들과직접적접촉하는것을특징으로 하는강유전체 메모리 소자.
[청구항 6]
제5 항에 있어서,상기 산소 침투 경로는 상기 강유전체 커패시터들을 둘러싸는 산소 침투 경로막이고, 상기 플레이트 라인들은 상기 상부 층간절연막, 상기 캡슐화 장벽막 및 상기 산소 침투 경로막을 관통하는 슬릿형 공통 비아홀을 통하여 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 강유전체 커패시터들과 직접적으로 접촉하는공통플레이트라인들인것을특징으로 하는강유전체 메모리 소자.
[청구항 7]
제5 항에 있어서,상기 플레이트 라인들은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 강유전체 커패시터들의 상부 전극들과 직접적으로 접촉하는 국부 플레이트 라인들을 포함하고, 상기 강유전체 커패시터들 사이의 갭 영역은 산소 침투 경로막 패턴으로 채워지며, 상기 산소 침투 경로는 상기 산소 침투 경로막 패턴과 상기 산소 침투 경로막 패턴 상부와 상기 국부 플레이트 라인들을 덮는산소침투 경로막포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 8]
제5 항에 있어서,상기 플레이트 라인들은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 강유전체 커패시터들과 직접적으로 접촉하는 국부 플레이트 라인들을 포함하고, 상기 강유전체 커패시터들 사이의 갭 영역은 상기 강유전체 커패시터들과 접촉하는 산소 침투 경로막 패턴, 상기 산소 침투 경로막 패턴과 접촉하는 캡슐화 장벽막 패턴 및 상기 캡슐화 장벽막 패턴과 접촉하는 절연막 패턴으로 채워지며, 상기 산소 침투 경로는 상기 산소 침투 경로막 패턴과 상기 산소 침투 경로막 패턴 상부와 상기 국부 플레이트 라인들을 덮는산소침투 경로막포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 9]
제7 항 또는 제8 항에 있어서,상기 플레이트 라인들은 상기 상부 층간절연막, 상기 캡슐화 장벽막 및 상기 산소 침투 경로막을 관통하는 슬릿형 공통 비아홀을 통하여 상기 국부 플레이트 라인의 상부면과 직접적으로 접촉하는공통플레이트라인들더포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 10]
제1 항에 있어서,상기 강유전체 커패시터는 차례로 적층된 하부전극, 강유전체막 패턴 및 공통 상부전극을 포함하고, 상기 공통 상부전극은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 강유전체막 패턴들을 덮고, 상기 공통 상부전극의 상면은상기플레이트라인과직접적접촉하는것을특징으로 하는강유전체 메모리소자.
[청구항 11]
제10 항에 있어서,상기 하부 전극들 및 상기 강유전체막 패턴들 사이의 갭 영역은 산소 침투 경로막 패턴에 의해 채워지며, 상기 산소 침투 경로는 상기 산소 침투 경로막 패턴과 상기 산소 침투 경로막 패턴 상부와 상기 공통 상부 전극을 덮는 산소 침투 경로막을 포함하고, 상기 플레이트 라인들은 상기 상부 층간절연막, 상기 캡슐화 장벽막 및 상기 산소 침투 경로막을 관통하는 슬릿형 공통 비아홀을 통하여 상기 공통 상부전극의 상면과 직접적으로 접촉하는공통플레이트라인들인것을특징으로 하는강유전체 메모리 소자.
[청구항 12]
제10 항에 있어서,상기 플레이트 라인들은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 공통 상부전극들과 직접적으로 접촉하는 국부 플레이트 라인들을 포함하고, 상기 하부 전극들 및 상기 강유전체막 패턴들 사이의 갭 영역은 제1 산소 침투 경로막 패턴에 의해 채워지고, 상기 공통 상부 전극들 사이의 갭 영역은 제2 산소 침투 경로막 패턴에 의해 채워지고, 상기 산소 침투 경로는 상기 제1 및 제2 산소 침투 경로막 패턴 및 상기 제2 산소 침투 경로막 패턴 상부와 상기 국부 플레이트 라인들을 덮는산소침투 경로막포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 13]
제10 항에 있어서,상기 플레이트 라인들은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 공통 상부전극들과 직접적으로 접촉하는 국부 플레이트 라인들을 포함하고, 상기 하부 전극들 및 강유전체막 패턴들 사이의 갭 영역은 상기 하부 전극들 및 강유전체막 패턴들과 접촉하는 제1 산소 침투 경로막 패턴, 상기 산소 침투 경로막 패턴과 접촉하는 캡슐화 장벽막 패턴 및 상기 캡슐화 장벽막 패턴과 접촉하는 절연막 패턴으로 채워지며, 상기 공통 상부 전극들 사이의 갭 영역은 제2 산소 침투 경로막 패턴으로 채워지며, 상기 산소 침투 경로는 상기 제1 및 제2 산소 침투 경로막 패턴과, 상기 제2 산소 침투 경로막 패턴 상부와 상기 국부 플레이트 라인들을 덮는산소침투 경로막포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 14]
제12 항 또는 제13 항에 있어서,상기 플레이트 라인들은 상기 상부 층간절연막, 상기 캡슐화 장벽막 및 상기 산소 침투 경로막을 관통하는 슬릿형 공통 비아홀을 통하여 상기 국부 플레이트 라인들의 상부면과 직접적으로 접촉하는공통플레이트라인들더포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 15]
제1 항에 있어서,상기 강유전체 커패시터는 차례로 적층된 하부전극, 공통 강유전체막 패턴 및 공통 상부전극을 포함하고, 상기 공통 강유전체막 패턴은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 하부 전극들을 덮고, 상기 공통 상부전극은 상기 공통 강유전체막 패턴 상에 형성되고 상기 공통 상부전극의 상면은상기플레이트라인과직접적접촉하는것을특징으로 하는강유전체 메모리소자.
[청구항 16]
제15 항에 있어서,상기 산소 침투 경로는 상기 공통 강유전체막 패턴들 및 상기 공통 상부전극들의 적층 구조를 둘러싸는 산소 침투 경로막을 포함하고, 상기 플레이트 라인들은 상기 상부 층간절연막, 상기 캡슐화 장벽막 및 상기 산소 침투 경로막을 관통하는 슬릿형 공통 비아홀을 통하여 상기 공통 상부전극의 상면과 직접적으로 접촉하는공통플레이트라인들인것을특징으로 하는강유전체 메모리 소자.
[청구항 17]
제15 항에 있어서,상기 플레이트 라인들은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 공통 상부전극과 직접적으로 접촉하는 국부 플레이트 라인들을 포함하고, 상기 공통 강유전체막 패턴들 및 상기 공통 상부전극들 사이의 갭 영역은 산소 침투 경로막 패턴에 의해 채워지며, 상기 산소 침투 경로는 상기 산소 침투 경로막 패턴과 상기 산소 침투 경로막 패턴 상부 및 상기 국부 플레이트 라인들을 덮는산소침투 경로막포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 18]
제15 항에 있어서,상기 플레이트 라인들은 서로 이웃한 적어도 2개의 행들 상에 배열된 상기 강유전체 커패시터들과 전기적으로 접속하는 국부 플레이트 라인들을 포함하고, 상기 공통 강유전체막 패턴들 및 상기 공통 상부전극들 사이의 갭 영역은 상기 공통 강유전체 패턴들 및 상기 공통 상부전극들과 접촉하는 산소 침투 경로막 패턴, 상기 산소 침투 경로막 패턴과 접촉하는 캡슐화 장벽막 패턴 및 상기 캡슐화 장벽막 패턴과 접촉하는 절연막 패턴으로 채워지며, 상기 산소 침투 경로는 상기 산소 침투 경로막 패턴과, 상기 산소 침투 경로막 패턴 상부와 상기 국부 플레이트 라인을 덮는산소침투 경로막포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 19]
제17 항 또는 제18 항에 있어서,상기 플레이트 라인들은 상기 상부 층간절연막, 상기 캡슐화 장벽막 및 상기 산소 침투 경로막을 관통하는 슬릿형 공통 비아홀을 통하여 상기 국부 플레이트 라인들의 상부면과 직접적으로 접촉하는공통플레이트라인들더포함하는것을특징으로 하는강유전체 메모리 소자.
[청구항 20]
제1 항에 있어서,상기 하부 층간 절연막내에는 상기 반도체 기판 상에 상기 행 방향 및 열 방향을 따라 2차원적으로 배열된 복수개의 셀 트랜지스터들; 상기 셀 트랜지스터들의 드레인 영역과 전기적으로 연결되는 복수개의 비트라인들; 및 상기 셀 트랜지스터들의 소오스 영역들과 전기적으로 연결되는 복수개의 콘택플러그들을 포함하고, 상기 복수개의 강유전체 커패시터들은 상기 콘택 플러그들을 통해상기소오스영역들과전기적접속되는것을특징으로 하는강유전체 메모리 소자.
[청구항 21]
제1 항에 있어서,상기 상부 층간절연막은 차례로 적층된 제1 및 제2 상부 층간절연막들을 포함하고, 상기 제1 및 제2 상부 층간절연막들 사이에 상기 슬릿형 공통 비아홀의 양 옆에 상기 행 방향과 평행하게 배치된주워드라인들더포함하는것을특징으로 하는강유전체 메모리 소자.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
강유전체 메모리 소자에서 캡슐화 장벽막이 열처리된 금속 산화막과 열처리되지 않은 금속 산화막으로 구성될 경우, 이 장벽막은 어떤 층에 위치하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation질문은 캡슐화 장벽막이 열처리된 금속 산화막과 열처리되지 않은 금속 산화막으로 구성될 때, 이 장벽막의 층 구조(위치 관계)를 묻는 것이다.
-
2정보 추출
information_extraction청구항 4에서 캡슐화 장벽막의 구성을 설명하는 문구를 추출한다.
- 상기 캡슐화 장벽막은 열처리된 상기 금속 산화막과 그 위에 형성된 열처리되지 않은상기금속산화막중막인것을특징으로 하는
-
3근거 선택
evidence_selection열처리된 층과 열처리되지 않은 층의 상대적 위치를 나타내는 핵심 구절을 선택한다.
- 열처리된 상기 금속 산화막과 그 위에 형성된 열처리되지 않은상기금속산화막
-
4논리 통합
logical_integration열처리되지 않은 금속 산화막이 열처리된 금속 산화막 '그 위'에 형성된다는 문맥을 통해 층의 순서를 파악한다.
- 열처리된 상기 금속 산화막과 그 위에 형성된 열처리되지 않은상기금속산화막
-
5결론 도출
conclusion_formulation열처리된 금속 산화막이 아래에 위치하고, 그 위에 열처리되지 않은 금속 산화막이 위치함을 결론짓는다.
-
6답변 생성
answer_generation질문에 대해 추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
열처리된 금속 산화막 위에 열처리되지 않은 금속 산화막이 형성된 구조이다.
핵심 해석 (core_interpretation)
캡슐화 장벽막은 하부에 열처리된 금속 산화막을 두고, 그 상부에 열처리되지 않은 금속 산화막을 적층하여 구성된다.