디코드회로, 부호변환회로 및 부호변환방법 document_id 1020020021937

[청구항 3] n 비트 (단, n 은 2 이상의 정수) 의 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트 신호가 입력되고 이 중 1 비트를 반전시킴으로써, 상기 2n 비트 신호 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 2n 비트 중 1 비트 (n=2 일 때) 또는 서로 인접하는 복수의 (n-1) 비트 (n＞2 일 때) 가 제 1 값으로 되고, 나머지 비트가 제 2 값이 되는 2n 가지의 디코드신호를 출력하고, 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호가, 링 카운터를 구성하는 n 단의 플립플롭의 정전출력단자와 반전출력단자로부터 공급되는 것을 특징으로 하는 디코드회로 [청구항 4] 제 3 항에 있어서,상기 링 카운터가, 상기 n 단의 플립플롭; 및 상기 n 단의 플립플롭의 각각에 대해 형성되고 상기 각 플립플롭의 입력신호를 공급하는 n 개의 논리회로를 구비하고, 상기 각 논리회로는, 업, 다운, 및 유지를 각각 지시하는 업신호, 다운신호, 및 유지신호와 상기 n 단의 플립플롭의 각 출력신호를 입력하고, 상기 링 카운터의 업카운트의 경우, 최종단의 플립플롭의 출력의 반전신호가 초단의 플립플롭에 대응하는 논리회로를 통하여 상기 초단의 플립플롭으로 귀환입력되고, 클록에 의한 시프트 동작시, 상기 각 논리회로를 통하여 전단의 플립플롭의 출력 상태가 후단의 플립플롭의 입력에 전송되고, 상기 링 카운터의 다운카운트의 경우, 초단의 플립플롭의 출력의 반전신호가 최종단의 플립플롭에 대응하는 논리회로를 통하여 상기 최종단의 플립플롭으로 귀환입력되고, 클록에 의한 시프트 동작시, 후단의 플립플롭의 출력 상태가 전단의 플립플롭의 입력에 전송되고, 상기 링 카운터의 유지상태의 경우, 상기 각 논리회로에 대응하는 플립플롭의 출력신호를 상기 각 논리회로에 대응하는 플립플롭의 입력에 공급하는제어행하는것을특징으로 하는디코드회로. [청구항 5] 제 4 항에 있어서,상기 업신호와 상기다운신호의 일치를 검출하는 일치검출회로를 구비하고, 상기 일치검출회로의 출력이 상기 유지신호로서 상기 각논리회로공급되는것을특징으로 하는디코드회로. [청구항 6] 제 3 항에 있어서,상기 링 카운터를 구성하는 상기 n 단의 플립플롭의 출력신호를 입력으로 하고 상정외 패턴을 검출하는 수단; 및 상기 상정외 패턴을 검출시, 이 패턴을 출현이 확인되어 있는 다른 패턴으로 치환한 다음에, 상기 디코드회로로의 입력신호로서 공급하는 수단을 갖는상정외구제회로구비하는것을특징으로 하는디코드회로. [청구항 7] n 비트 (단, n 은 2 이상의 정수) 의 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트 신호가 입력되고 이 중 1 비트를 반전시킴으로써, 상기 2n 비트 신호 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 2n 비트 중 1 비트 (n=2 일 때) 또는 서로 인접하는 복수의 (n-1) 비트 (n＞2 일 때) 가 제 1 값으로 되고, 나머지 비트가 제 2 값이 되는 2n 가지의 디코드신호를 출력하고, 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호 중, 제 i 비트와 제 i + 1 비트 (단, i 는 1, 2, ∼n, 또한 i 가 2n 인 경우, 2n + 1 은 1 이 됨) 신호를 각각 입력으로 하는 2n 개의 논리회로로 구성되는 것을 특징으로 하는 디코드회로 [청구항 9] n 비트 (단, n 은 2 이상의 정수) 의 신호로부터, 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호를 생성하는 제 1 회로수단; 및 상기 제 1 회로수단에서 생성된 상기 2n 비트폭의 신호를 입력으로 하고, 이 중 1 비트를 반전시킴으로써, 상기 2n 비트 신호의 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 2n 비트 중 1 비트 (n=2 일 때) 또는 서로 인접하는 복수의 n-1 비트 (n＞2 일 때) 가 제 1 값으로 되고, 나머지 비트가 제 2 값으로 되는 2n 가지의 2n 비트폭의 신호를 생성하는 제 2 회로수단을 구비하고, 상기 제 1 회로수단이 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 상기 2n 비트 신호에 대해, 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 서로 인접하는 n 개의 비트가 연속하여 제 1 값을 취하는 2n 비트폭의 신호를 생성하는 것을 특징으로 하는 부호변환회로 [청구항 10] n 비트 (단, n 은 2 이상의 정수) 의 신호로부터, 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호를 생성하는 제 1 회로수단; 및 상기 제 1 회로수단에서 생성된 상기 2n 비트폭의 신호를 입력으로 하고, 이 중 1 비트를 반전시킴으로써, 상기 2n 비트 신호의 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 2n 비트 중 1 비트 (n=2 일 때) 또는 서로 인접하는 복수의 n-1 비트 (n＞2 일 때) 가 제 1 값으로 되고, 나머지 비트가 제 2 값으로 되는 2n 가지의 2n 비트폭의 신호를 생성하는 제 2 회로수단을 구비하고, 상기 제 1 회로수단이 링 카운터를 구비하고, 상기 링 카운터를 구성하는 n 단의 플립플롭의 정전출력단자와 반전출력단자로부터 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호가 공급되는 것을 특징으로 하는 부호변환회로 [청구항 11] 제 10 항에 있어서,상기 링 카운터가, 상기 n 단의 플립플롭; 및 상기 n 단의 플립플롭의 각각에 대해 설치되고 상기 각 플립플롭의 입력신호를 공급하는 n 개의 논리회로를 구비하고, 상기 각 논리회로는 업, 다운, 및 유지를 각각 지시하는 업신호, 다운신호, 및 유지신호와, 상기 n 단의 플립플롭의 각 출력신호를 입력하고, 상기 링 카운터의 업카운트의 경우, 최종단의 플립플롭의 출력의 반전신호가 초단의 플립플롭에 대응하는 논리회로를 통하여 상기 초단의 플립플롭으로 귀환입력되고, 클록에 의한 시프트 동작시, 상기 각 논리회로를 통하여 전단의 플립플롭의 출력 상태가 후단의 플립플롭의 입력에 전송되고, 상기 링 카운터의 다운카운트의 경우, 초단의 플립플롭의 출력의 반전신호가 최종단의 플립플롭에 대응하는 논리회로를 통하여 상기 최종단의 플립플롭으로 귀환입력되고, 클록에 의한 시프트 동작시, 후단의 플립플롭의 출력 상태가 전단의 플립플롭의 입력에 전송되고, 상기 링 카운터의 유지상태의 경우, 상기 각 논리회로에 대응하는 플립플롭의 출력신호를 상기 각 논리회로에 대응하는 플립플롭의 입력에 공급하도록제어하는것을특징으로 하는부호변환회로. [청구항 12] 제 11 항에 있어서,상기 업신호와 상기다운신호의 일치를 검출하는 일치검출회로를 구비하고, 상기 일치검출회로의 출력이 상기 유지신호로서 상기 각논리회로공급되는것을특징으로 하는부호변환회로. [청구항 13] n 비트 (단, n 은 2 이상의 정수) 의 신호로부터, 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호를 생성하는 제 1 회로수단; 및 상기 제 1 회로수단에서 생성된 상기 2n 비트폭의 신호를 입력으로 하고, 이 중 1 비트를 반전시킴으로써, 상기 2n 비트 신호의 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 2n 비트 중 1 비트 (n=2 일 때) 또는 서로 인접하는 복수의 n-1 비트 (n＞2 일 때) 가 제 1 값으로 되고, 나머지 비트가 제 2 값으로 되는 2n 가지의 2n 비트폭의 신호를 생성하는 제 2 회로수단을 구비하고, 상기 제 1 회로수단의 출력신호를 입력으로 하고 상정외 패턴을 검출하는 수단; 및 상기 상정외 패턴을 검출시, 이 패턴을 출현이 확인되어 있는 다른 패턴으로 치환한 다음에, 상기 제 2 회로수단으로의 입력신호로서 공급하는 수단을 갖는 상정외 구제회로를 구비하는 것을 특징으로 하는 부호변환회로 [청구항 14] n 비트 (단, n 은 2 이상의 정수) 의 신호로부터, 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호를 생성하는 제 1 회로수단; 및 상기 제 1 회로수단에서 생성된 상기 2n 비트폭의 신호를 입력으로 하고, 이 중 1 비트를 반전시킴으로써, 상기 2n 비트 신호의 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 2n 비트 중 1 비트 (n=2 일 때) 또는 서로 인접하는 복수의 n-1 비트 (n＞2 일 때) 가 제 1 값으로 되고, 나머지 비트가 제 2 값으로 되는 2n 가지의 2n 비트폭의 신호를 생성하는 제 2 회로수단을 구비하고, 상기 제 2 회로수단이, 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호 중, 제 i 비트와 제 (i + 1) 비트 (단, i 는 1, 2, ∼n, 또한 i 가 2n 인 경우, 2n + 1 은 1 이 됨) 신호를 각각 입력으로 하고, 2 개의 입력신호의 논리곱 연산결과를 각각 출력하는 2n 개의 논리회로로 구성되는 것을 특징으로 하는 부호변환회로 [청구항 19] 다상 클록신호를 입력으로 하여 이 중 서로 인접하는 2 개 이상의 클록신호를 선택하는 클록 실렉터; 및 상기 클록 실렉터에 대해 서로 인접하는 2 개 이상의 클록신호를 선택하는 선택신호를 공급하는 디코드회로로서, 제 1 항에 기재된 디코드회로를 구비하는 것을 특징으로 하는 클록제어회로 [청구항 20] n 비트 (단, n 은 2 이상의 정수) 의 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트 신호가 입력되고 이 중 1 비트를 반전시킴으로써, 상기 2n 비트 신호 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 상기 2n 비트 중 1 비트 (n=2 일 때) 또는 서로 인접하는 복수의 (n-1) 비트 (n＞2 일 때) 가 제 1 값으로 되고, 나머지 비트가 제 2 값이 되는 2n 가지의 디코드신호를 출력하고, 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 상기 2n 비트 신호가 양단의 2n 비트째와 1 비트째가 서로 인접하는 것으로 하면, 서로 인접하는 n 개의 비트가 연속하여 제 1 값을 취하며, 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호 중, 제 i 비트와 제 i + 1 비트 (단, i 는 1, 2, ∼n, 또한 i 가 2n 인 경우, 2n + 1 은 1 이 됨) 신호를 각각 입력으로 하는 2n 개의 논리회로로 구성되는 것을 특징으로 하는 디코드회로 [청구항 21] 제 9 항에 있어서,상기 제 2 회로수단은, 상기 n 비트 신호와 상기 n 비트의 각 비트를 반전시킨 신호로 이루어지는 2n 비트폭의 신호 중, 제 i 비트와 제 (i + 1) 비트 (단, i 는 1, 2, ∼n, 또한 i 가 2n 인 경우, 2n + 1 은 1 이 됨) 신호를 각각 입력으로 하고, 2 개의 입력신호의 논리곱 연산결과를 각각 출력하는 2n개의논리회로구성되는것을특징으로 하는부호변환회로.