이더넷 기반의 역다중화 시스템 및 그 방법 document_id 1020020026499

[청구항 1] 제1 이더넷에 접속하여 이더넷 프레임의 흐름제어를 수행하는 이더넷 인터페이스부, 상기 이더넷 인터페이스부로부터 수신된 이더넷 프레임을 고정길이를 가지며 헤더정보에 소정 정렬정보가 포함된 다수의 ime 셀로 분할하거나 다수의 ime 셀을 상기 정렬정보에 따라 원래 이더넷 프레임으로 재조립하는 ime 셀 변환부, 상기 ime 셀 변환부와 다수의 트위스트 페어 케이블의 일단 사이에 접속되어 ime 셀과 xdsl 신호 간의 변복조 동작을 수행하는 xdsl 모뎀부, 상기 ime 셀 변환부와 상기 xdsl 모뎀부 사이에 접속되어 atm 표준에 따라 ime 셀 전송을 인터페이스하는 유토피아 인터페이스부, 상기 ime 셀 변환부의 이더넷 프레임과 ime 셀 간의 변환동작시 처리되는 각종 데이터를 일시 저장하기 위한 메모리 및, 상기 ime 셀 변환부의 동작을 전반적으로 제어하기 위한 제어수단이 구비된 제1 ime 장치와 상기 트위스트 페어 케이블의 타단과 제2 이더넷 사이에 접속되어 상기 ime 셀을 이용한 데이터 송수신이 이루어지도록 상기 제1 ime 장치와 동일한 내부 구성을 갖는 제2 ime 장치를 포함하여 구성됨으로써 상기 제1 및 제2 이더넷 사이를 다수의 트위스트 페어 케이블을 이용하여 통신연결시키는 역다중화 시스템에 있어서, 상기 ime 셀의 데이터 포맷은, 상기 정렬정보가 포함된 헤더정보와 상기 이더넷 프레임의 이더넷 패킷이 분할된 페이로드로 이루어지고, 상기 정렬정보는 이더넷 프레임의 이더넷 패킷을 구분하도록 순차적인 번호/기호정보로 이루어진 패킷아이디와, 상기 패킷아이디가 동일한 다수의 ime 셀을 구분하도록 순차적인 번호/기호정보로 이루어진 셀아이디와, 상기 패킷아이디가 동일한 ime 셀의 총갯수 정보를 포함하여 구성되고 상기 ime 셀 변환부는, 상기 제어수단의 제어하에 이더넷 프레임을 구성하는 프리엠블, fcs, 이더넷 패킷의 분리/결합을 수행하는 mac 처리수단, 상기 이더넷 패킷을 상기 정렬정보가 포함된 다수의 ime 셀 페이로드로 분할하거나 다수의 ime 셀 페이로드를 상기 정렬정보에 따라 원래 이더넷 패킷으로 재조립하는 sar 처리수단, atm 표준에 따라 ime 셀을 송수신하도록 유토피아 정합을 수행하는 유토피아 정합수단과, 상기 이더넷 인터페이스부로부터 수신된 이더넷 프레임으로부터 이더넷 패킷을 분리한 후, 상기 이더넷 패킷을 53 바이트의 고정길이를 갖는 다수의 ime 셀로 분할하여 상기 유토피아 인터페이스부로 전송하기 위한 수신데이터 변환부, 상기 유토피아 인터페이스부로부터 수신된 다수의 ime 셀내 상기 정렬정보를 해독하여 상기 셀아이디가 동일한 ime 셀의 페이로드를 순차로 정렬하고, 정렬된 ime 셀 페이로드를 원래 이더넷 프레임으로 재조립하여 상기 이더넷 인터페이스부로 전송하기 위한 송신데이터 변환부를 포함하여 구성된 것을 특징으로 하는 이더넷 기반의 역다중화 시스템 [청구항 5] 제 1 항에 있어서,상기xdsl 모뎀부는 xdsl 표준에 따라 상기 트위스트 페어 케이블을 통해 다수의 xdsl 신호를 송수신하는 다수의 xdsl 모뎀을 포함하여구성된것을특징으로 하는이더넷 기반의 역다중화 시스템. [청구항 6] 제 1 항에 있어서,상기 수신데이터 변환부는 상기 이더넷 인터페이스부로부터 수신된 이더넷 프레임을 역다중하여 프리엠블, fcs, 이더넷 패킷으로 분리하고, 분리된 정보를 상기 메모리에 저장하며, 상기 이더넷 패킷이 저장된 포인터를 출력하는 제1 mac부;상기 제1 mac부로부터 수신된 포인터에 따라 해당 이더넷 패킷을 상기 메모리로부터 독출하고, 독출된 이더넷 패킷을 분할하여 5 바이트의 정렬정보 및 48 바이트의 페이로드로 이루어진 다수의 ime 셀을 생성하는 제1 sar부 및;상기 제1 sar부로부터 출력된 다수의 ime 셀이 상기 유토피아 인터페이스부를 통해 전송되도록 유토피아 정합을 수행하는 제1 유토피아 접속부를 포함하여구성된것을특징으로 하는이더넷 기반의 역다중화 시스템. [청구항 7] 제 1 항에 있어서,상기 송신데이터 변환부는 상기 유토피아 인터페이스부로부터 다수의 ime 셀을 수신하도록 유토피아 정합을 수행하는 제2 유토피아 접속부;상기 제2 유토피아 접속부로부터 수신된 각 ime 셀의 정렬정보를 근거로 상기 셀아이디가 동일한 ime 셀 페이로드를 정렬하여 원래 이더넷 패킷을 복원하고, 그 이더넷 패킷이 저장된 포인터를 출력하는 제2 sar부 및;상기 제2 sar부로부터 수신된 포인터에 따라 상기 메모리에 저장된 이더넷 패킷을 순차로 독출하고, 독출된 이더넷 패킷에 프리엠블, fcs를 다중화하여 이더넷 프레임을 복원하고 이를 상기 이더넷 인터페이스부로 전송하는 제2 mac부를 포함하여구성된것을특징으로 하는이더넷 기반의 역다중화 시스템. [청구항 8] 제 6 항에 있어서,상기제1 sar부는상기 제1 mac부로부터 수신된 이더넷 패킷이 저장된 포인터를 순차로 버퍼링하여 출력하는 fifo 버퍼;상기 fifo 버퍼로부터 수신된 포인터에 따라 상기 메모리에 저장된 이더넷 패킷을 독출하고, 이를 다수의 ime 셀 페이로드로 분할하는 패킷분할부;상기 패킷분할부로부터 출력되는 ime 셀 페이로드에 부가되는 상기 헤더정보를 생성하는 헤더생성부;상기 패킷분할부로부터 출력되는 48 바이트의 페이로드와 상기 헤더생성부로부터 출력되는 5 바이트의 헤더정보를 다중화하여 ime 셀을 생성하는 다중화부 및; 상기 다중화부로부터 출력되는 ime 셀을 버퍼링하여 출력하는 셀버퍼를 포함하여구성된것을특징으로 하는이더넷 기반의 역다중화 시스템. [청구항 9] 제 7 항에 있어서,상기제2 sar부는상기 제2 유토피아 접속부로부터 수신된 각 ime 셀의 헤더정보와 페이로드를 분리하여 페이로드는 상기 메모리에 저장하고, 상기 ime 셀 헤더정보로부터 패킷아이디, 셀아이디, ime 셀의 총갯수 정보가 포함된 상기 정렬정보를 추출한 후, 상기 셀아이디에 해당 ime 셀 페이로드가 저장된 포인터를 부가하여 출력하는 정렬정보추출부;상기 정렬정보추출부로부터 수신된 상기 정렬정보를 근거로 패킷아이디가 동일한 ime 셀의 셀아이디를 ime 셀의 총갯수 만큼 수집하고, 그 셀아이디를 정해진 순번에 따라 정렬시킨 후, 정렬된 이더넷 패킷의 포인터를 출력하는 입력테이블;상기 입력테이블로부터 수신된 포인터에 따라 해당 이더넷 패킷을 상기 메모리로부터 순차로 독출하고, 독출된 이더넷 패킷에 대해 전송오류를 체크하여 전송오류가 없는 것으로 판정된 경우 그 포인터를 출력하는 전송오류검출부;상기 전송오류검출부를 통해 전송되는 이더넷 패킷의 포인터를 순차로 저장하고, 신규 포인터의 입력에 맞추어 선순위 포인터를 출력하며 소정 출력포기 제어신호가 인가된 경우 현재 출력대상 포인터의 출력을 드롭하는 출력테이블;상기 출력테이블의 포인터 출력시간을 계수하여 포인터 출력이 소정 시간 이상 지연된 경우 현재 출력대상 포인터의 출력이 드롭되도록 상기 출력테이블로 상기 출력포기 제어신호를 인가하는 입출력카운터;상기 출력테이블로부터 수신된 이더넷 패킷의 포인터를 일시 버퍼링한 후, 상기 제2 mac부로 전송하는 셀버퍼 및;상기 출력테이블의 포인터 출력여부를 검출하여 포인터 출력이 검출되거나 소정 시간 동안 포인터의 출력이 검출되지 않는 경우 상기 입력테이블로 클리어를 위한 소정 업데이트신호를 인가하는 출력검출부를 포함하여구성된것을특징으로 하는이더넷 기반의 역다중화 시스템. [청구항 10] 제 9 항에 있어서,상기 입출력카운터는 상기 출력테이블의 포인터 입력 대기수와 포인터 출력 대기수를 비교하여 포인터 입력 대기수가 포인터 출력 대기수 보다 소정 기준치 이상인 경우 상기 출력테이블로 상기 출력포기 제어신호를 인가하도록구성된것을특징으로 하는이더넷 기반의 역다중화 시스템. [청구항 11] 제 10 항에 있어서,상기 출력검출부는 상기 출력테이블의 포인터 출력이 소정 시간 동안 검출되지 않는 경우 상기 출력테이블로 상기 출력포기 제어신호를 인가하도록구성된것을특징으로 하는이더넷 기반의 역다중화 시스템.