가공데이터 · 특허 지식베이스

반도체 장치 및 반도체 장치의 제조 방법 document_id 1020020058411

출원번호
1020020058411
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,상기 경계층은 상기 지지 기판에 도달하며, 폴리실리콘 또는 실리콘에 기초한 화합물 반도체들 중 하나구성되는반도체 칩. [청구항 3] 제1항에 있어서,상기제1 및 제2 소자 분리 영역은실질적동일한깊이인반도체 칩. [청구항 4] 제3항에 있어서,및 제2 소자 분리 영역은 상기 매립 절연막에 도달하는 깊이갖는반도체 칩. [청구항 5] 제1항에 있어서,경계에 위치하며, 경계층으로서 기능하는 제3 소자 분리 영역을 더 포함하고, 상기 제1, 제2 및 제3 소자 분리 영역은실질적동일한깊이인반도체 칩. [청구항 6] 제1항에 있어서,경계에 위치하며, 경계층으로서 기능하는 제3 소자 분리 영역더 포함하고,상기 제2 소자 분리 영역은 상기 제3 소자 분리 영역보다 얕은 반도체 칩. [청구항 7] 제1항에 있어서,상기 벌크 소자 영역 내에 상기 제1 소자 분리 영역을 더 포함하고, 상기 제2 소자 분리 영역은 상기 제1 소자 분리 영역보다 얕으며, 상기 경계층은 상기 경계층에 가장 가까이에 위치하는 제1 또는 제2 소자 분리 영역것인반도체 칩. [청구항 8] 제7항에 있어서,상기 제2 소자 분리 영역은 경계층으로서 기능하고, 상기 매립 절연막에 접하는 바닥면갖는반도체 칩. [청구항 9] 제1항에 있어서,상기 벌크 소자 영역 내의 상기 경계 가까이에 더미 패턴더 포함하는반도체 칩. [청구항 10] 제1항에 있어서,상기 벌크 소자 영역 내에 위치된 상기 벌크 소자는 트렌치 캐패시터를 갖는 dram 셀을 포함하고, 상기 트렌치 캐패시터는 상기 지지 기판 및 상기 벌크 성장층 사이의 경계면 및 그 아래로 연장되는 제1 부분과, 상기 경계면 위로 연장되는 제2 부분포함하며,상기 제1 부분의 폭은 상기 제2 부분의 폭보다 큰 반도체 칩. [청구항 11] 제1항에 있어서,상기 벌크 소자 영역 내에 위치하는 상기 벌크 소자는 트렌치 캐패시터와 mosfet을 갖는 dram 셀을 포함하고, 상기 mosfet은 상기 dram 셀 및 상기 경계층 사이위치하는반도체 칩. [청구항 13] 제12항에 있어서,상기 제3 소자 분리 영역은 상기 매립 절연막에 접하는 측벽갖는반도체 칩. [청구항 14] 제12항에 있어서,상기 벌크 소자 영역은 상기 지지 기판과 상기 벌크 성장층 사이의 경계면 아래에 위치하는 pn 접합갖는반도체 칩. [청구항 18] 제17항에 있어서,상기 벌크 성장층은 실리콘 벌크 성장층이며, 상기 경계층은 상기 지지 기판에 도달하고 폴리실리콘 또는 실리콘에 기초한 화합물 반도체들 중 하나구성되는반도체 칩. [청구항 19] 제17항에 있어서,상기 경계에 위치하고, 경계층으로서 기능하는 제3 소자 분리 영역을 더 포함하며, 상기 제1, 제2 및 제3 소자 분리 영역은실질적동일한깊이인반도체 칩. [청구항 20] 제17항에 있어서,상기 벌크 소자와 상기soi 소자 사이의 상기 벌크 소자 영역 내에 더미 트렌치더 포함하는반도체 칩. [청구항 22] 제20항에 있어서,상기 벌크 소자 영역 내에 위치하는 상기 벌크 소자는 트렌치 캐패시터를 갖는 dram 셀 및 더미 캐패시터인 더미 트렌치포함하는반도체 칩. [청구항 24] 제23항에 있어서,상기 더미 트렌치는 더미캐패시터인반도체 칩. [청구항 26] 제23항에 있어서,상기 벌크 소자 영역 내에 위치하는 상기 벌크 소자는 상기 더미 트렌치로서 기능하는 분리 트렌치를 갖는 수직형 바이폴라 트랜지스터포함하는반도체 칩. [청구항 27] 제23항에 있어서,상기 벌크 소자 영역 내에 위치하는 상기 벌크 소자는 트렌치 캐패시터를 갖는 dram 셀포함하는반도체 칩. [청구항 28] 제23항에 있어서,상기 벌크 소자 영역 내에 위치하는 상기 벌크 소자는 트렌치 캐패시터를 갖는 dram 셀 및 mosfet을 포함하고, 상기 mosfet은 상기 dram 셀 및 상기 더미 트렌치 사이위치하는반도체 칩. [청구항 29] 제23항에 있어서,상기 벌크 성장층은 실리콘 벌크 성장층이며, 상기 경계층은 상기 지지 기판에 도달하고 폴리실리콘 또는 실리콘에 기초한 화합물 반도체들 중 하나구성되는반도체 칩. [청구항 30] 제23항에 있어서,상기 벌크 소자 영역은 벌크 소자를 분리하는 제1 소자 분리 영역을 포함하고, 상기 soi 소자 영역은 상기 soi 소자를 분리하는 제2 소자 분리 영역을 포함하며, 상기 제1 및 제2 소자 분리 영역은실질적동일한깊이인반도체 칩. [청구항 31] 제30항에 있어서,상기제1 및 제2 소자 분리 영역은 상기 매립 절연막에 도달하는 깊이갖는반도체 칩. [청구항 32] 제31항에 있어서,상기 벌크 소자 영역은 상기 지지 기판과 상기 벌크 성장층 사이의 경계면 위에 위치하는 pn 접합갖는반도체 칩. [청구항 33] 제23항에 있어서,상기 벌크 소자 영역 내에 제1 소자 분리 영역, 상기 soi 소자 영역 내에 제2 소자 분리 영역, 및 상기 경계에 위치하고 상기 경계층으로서 기능하는 제3 소자 분리 영역을 더 포함하고, 상기 제1, 제2 및 제3 소자 분리 영역은실질적동일한깊이인반도체 칩. [청구항 35] 제34항에 있어서,상기 제3 소자 분리 영역은 상기 매립 절연막에 접하는 측벽갖는반도체 칩. [청구항 36] 제23항에 있어서,상기 벌크 소자 영역 내에 제1 소자 분리 영역, 상기 soi 소자 영역 내에 제2 소자 분리 영역, 및 상기 경계에 위치하고 상기 경계층으로서 기능하는 제3 소자 분리 영역더 포함하고,상기 제2 소자 분리 영역은 제3 소자 분리 영역보다 얕은 반도체 칩.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
트렌치 캐패시터를 갖는 DRAM 셀을 포함하는 반도체 칩에서, 상기 트렌치 캐패시터의 제1 부분과 제2 부분의 폭 사이에는 어떠한 관계가 있는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    트렌치 캐패시터의 제1 부분과 제2 부분의 폭 사이의 관계를 묻는 질문에 답하기 위해 청구항 내용을 분석한다.

  2. 2정보 추출information_extraction

    청구항 10에서 트렌치 캐패시터의 구성 요소인 제1 부분과 제2 부분에 대한 설명을 추출한다.

    • 상기 트렌치 캐패시터는 상기 지지 기판 및 상기 벌크 성장층 사이의 경계면 및 그 아래로 연장되는 제1 부분과, 상기 경계면 위로 연장되는 제2 부분포함하며
  3. 3근거 선택evidence_selection

    두 부분의 폭 관계를 직접적으로 명시한 구절을 선택한다.

    • 상기 제1 부분의 폭은 상기 제2 부분의 폭보다 큰
  4. 4논리 통합logical_integration

    추출된 정보를 바탕으로 제1 부분의 폭이 제2 부분의 폭보다 크다는 관계를 도출한다.

    • 상기 제1 부분의 폭은 상기 제2 부분의 폭보다 큰
  5. 5결론 도출conclusion_formulation

    질문에 대한 답변으로 제1 부분의 폭이 제2 부분의 폭보다 크다는 결론을 내린다.

    • 상기 제1 부분의 폭은 상기 제2 부분의 폭보다 큰
  6. 6답변 생성answer_generation

    추출된 문구를 사용하여 최종 답변을 생성한다.

    • 상기 제1 부분의 폭은 상기 제2 부분의 폭보다 큰
최종 답변 (final_answer)
상기 제1 부분의 폭은 상기 제2 부분의 폭보다 크다.
핵심 해석 (core_interpretation)
트렌치 캐패시터의 구조적 특징으로서, 경계면 아래로 연장되는 제1 부분의 폭이 경계면 위로 연장되는 제2 부분의 폭보다 넓게 설계되어 있음을 나타낸다.