문맥 (context)
[청구항 1]
실리콘 기판 내에 형성된 컬렉터층과 컬렉터전극
상기 컬렉터층의 표면을 노출시키는 제1 개구를 갖는 돌기와 상기 돌기 및 상기 컬렉터층의 표면을 노출시키는 제2 개구를 갖는 몸체로 이루어져 상기 컬렉터층 상에 형성된 베이스전극
상기 제1 개구 내에 노출된 상기 컬렉터층 상에 선택적으로 성장된 베이스 에피층
상기 돌기를 덮으면서 상기 제2 개구의 측벽에 형성된 측벽스페이서
상기 측벽스페이서를 덮는 오버행 형태를 가지며 상기 베이스에피층 상에 형성된 에미터전극; 및
상기 에미터전극의 오버행과 상기 베이스전극 사이에 삽입되어 상기 측벽스페이서 에 연결되는 절연막
을 포함함을 특징으로 하는 이종접합 쌍극자 트랜지스터
[청구항 2]
제1 항에 있어서,상기 실리콘기판 내에 형성된 매몰컬렉터 영역; 상기 실리콘기판 상에 형성된 컬렉터 에피층; 및상기 컬렉터 에피층 상의 국부실리콘산화막을 더 포함하며,상기 베이스전극은 상기 국부실리콘산화막과 상기 컬렉터층의 일부에 걸쳐서 형성되며, 상기 매몰컬렉터 영역을 통해상기컬렉터층과상기컬렉터전극연결된것을특징으로 하는이종접합 쌍극자 트랜지스터.
[청구항 3]
제1 항에 있어서,상기 베이스전극은 상기 컬렉터층 상의 실리콘에피층과 상기 국부실리콘산화막 상의 다결정실리콘층이일체화된것특징으로 하는이종접합 쌍극자 트랜지스터.
[청구항 4]
제1 항에 있어서,상기 베이스 에피층은 실리콘게르마늄합금 또는 실리콘층인것을특징으로 하는이종접합 쌍극자 트랜지스터.
[청구항 5]
제1 항에 있어서,상기 베이스전극, 상기 에미터전극 및 상기 컬렉터전극 상에각각실리사이드박막구비됨을특징으로 하는이종접합 쌍극자 트랜지스터.
[청구항 6]
제5 항에 있어서,상기 베이스전극과 상기 에미터전극 위의 상기 실리사이드 박막이 접하는 것을 방지하기 위해 상기 에미터전극과 상기 베이스전극의 양측벽에 절연성 스페이서구비됨을특징으로 하는이종접합 쌍극자 트랜지스터.
[청구항 7]
제1 항에 있어서,상기 측벽스페이서는 산화막 또는 질화막이고,상기절연막산화막인것을특징으로 하는이종접합 쌍극자 트랜지스터.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 1의 이종접합 쌍극자 트랜지스터에서 에미터전극의 오버행과 베이스전극 사이의 관계를 결정하며, 측벽스페이서에 연결되는 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation에미터전극의 오버행과 베이스전극 사이의 관계를 결정하며 측벽스페이서에 연결되는 구성 요소를 찾는다.
-
2정보 추출
information_extraction청구항 1에서 에미터전극의 오버행, 베이스전극, 측벽스페이서와 관련된 구성 요소를 추출한다.
- 상기 에미터전극의 오버행과 상기 베이스전극 사이에 삽입되어 상기 측벽스페이서 에 연결되는 절연막
-
3근거 선택
evidence_selection질문에서 요구하는 '에미터전극의 오버행과 베이스전극 사이'에 위치하며 '측벽스페이서에 연결'되는 직접적인 문구를 선택한다.
- 상기 에미터전극의 오버행과 상기 베이스전극 사이에 삽입되어 상기 측벽스페이서 에 연결되는 절연막
-
4논리 통합
logical_integration추출된 문구에 따르면, 에미터전극의 오버행과 베이스전극 사이에 삽입되어 측벽스페이서에 연결되는 구성 요소는 '절연막'임을 알 수 있다.
- 상기 에미터전극의 오버행과 상기 베이스전극 사이에 삽입되어 상기 측벽스페이서 에 연결되는 절연막
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 '절연막'을 도출한다.
- 상기 에미터전극의 오버행과 상기 베이스전극 사이에 삽입되어 상기 측벽스페이서 에 연결되는 절연막
-
6답변 생성
answer_generation최종 답변을 추출 형식에 맞춰 작성한다.
- 상기 에미터전극의 오버행과 상기 베이스전극 사이에 삽입되어 상기 측벽스페이서 에 연결되는 절연막
최종 답변 (final_answer)
절연막
핵심 해석 (core_interpretation)
이종접합 쌍극자 트랜지스터에서 에미터전극의 오버행과 베이스전극 사이 공간에 절연막을 삽입하여 측벽스페이서와 연결함으로써 소자의 구조적 안정성을 확보하는 기술이다.