문맥 (context)
[청구항 1]
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부와 와이어 본딩이 이루어지는 본드핑거부가 형성되어 반도체 칩이 실장되는 컴포넌트면; 및
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부에 솔더볼을 융착시키는 솔더볼부가 형성된 솔더면
이 하나의 유닛으로 구성된 것으로서, 상기 유닛이 복수로 배열되고,
상기 솔더면과 컴포넌트면 중에서 어느 하나의 면에 유닛과 유닛 사이에 주 도금라인이 형성되어 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금을 위한 설계구조
[청구항 2]
제1항에 있어서,상기 유닛과 유닛 사이의 간격을 200㎛이하로 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 3]
제1항에 있어서,상기 인쇄회로기판 스트립의 솔더면의 유닛과 유닛 사이에 주 도금라인이 형성되어 있고, 컴포넌트면의 유닛과 유닛 사이에 주 도금라인이 삭제되어 있는 경우에 있어서, 상기 컴포넌트면의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결함으로써, 상기 솔더면의 솔더볼부는 솔더면의 주 도금라인을 통하여 도금되고, 상기 컴포넌트면의 본드핑거부는 솔더면의 도전성 비아랜드를 통하여 도금되며, 상기 솔더면에서 단절되어 있는 솔더볼부는 컴포넌트면의 도전성 비아랜드를 통하여 도금되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 4]
제3항에 있어서,상기 솔더면의 최외곽 주변에 위치하는 동박부는 주 도금라인에 연결되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 5]
제3항에 있어서,상기 컴포넌트면의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결할 수 없는 경우에, 상기 컴포넌트면의 유닛 내에 도전성 비아랜드가 형성된 동박부를 도금라인으로 연결함으로써, 상기 솔더면의 주 도금라인을 거쳐 유닛의 솔더면 및 컴포넌트면에 도전성 비아랜드가 형성된 동박부 및 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 6]
제3항에 있어서,상기 솔더면의 솔더볼부는 솔더볼부 또는 도전성 비아랜드가 형성된 동박부로부터 인출이 가능한 도금라인을 모두 인출하여 최외곽의 동박부에 연결함으로써, 상기 최외곽의 동박부로부터 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 7]
제1항에 있어서,상기 인쇄회로기판 스트립의 솔더면의 유닛과 유닛 사이에 주 도금라인이 삭제되어 있고, 컴포넌트면의 유닛과 유닛 사이에 주 도금라인이 형성되어 있는 경우에 있어서, 상기 솔더면의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결함으로써, 상기 컴포넌트면의 주 도금라인을 거쳐 유닛의 솔더면 및 컴포넌트면에 도전성 비아랜드가 형성된 동박부 및 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 8]
제7항에 있어서,상기 컴포넌트면의 최외곽 주변에 위치하는 동박부는 주 도금라인에 연결되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 9]
제7항에 있어서,상기 솔더면의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결할 수 없는 경우에, 상기 솔더면의 유닛 내에 도전성 비아랜드가 형성된 동박부를 도금라인으로 연결함으로써, 상기 컴포넌트면의 주 도금라인을 거쳐 유닛의 솔더면 및 컴포넌트면에 도전성 비아랜드가 형성된 동박부 및 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 10]
제7항에 있어서,상기 솔더면의 솔더볼부는 컴포넌트면의 도전성 비아랜드가 형성된 동박부를 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 11]
제1항에 있어서,상기 주 도금라인이 삭제된 어느 한 면에서, 인접하는 유닛의 도전성 비아랜드가 형성된 동박부에 도금라인을 연결하는 경우에 층간 편심을 방지하기 위하여 가상의 주 도금라인의 중심으로부터 상하 또는 좌우로 150㎛이하의 간격을 설정하는 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 12]
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부와 와이어 본딩이 이루어지는 본드핑거부가 형성되어 반도체 칩이 실장되는 컴포넌트면
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부에 솔더볼을 융착시키는 솔더볼부가 형성된 솔더면; 및
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부와,
상기 동박부에 컴포넌트면 및 솔더면의 도전성 비아랜드와 연결된 드릴공, 및
상기 동박부에 도금을 위하여 연결된 도금라인이 형성되고, 상기 컴포넌트면과 솔더면 사이에 하나 이상으로 삽입된 내층
이 하나의 유닛으로 구성된 것으로서, 상기 유닛이 복수로 배열되고,
상기 솔더면과 컴포넌트면 또는 내층 중에서 어느 하나의 면에 유닛과 유닛 사이에 주 도금라인이 형성되어 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금을 위한 설계구조
[청구항 13]
제12항에 있어서,상기 유닛과 유닛 사이의 간격을 200㎛이하로 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 14]
제12항에 있어서,상기 인쇄회로기판 스트립의 솔더면의 유닛과 유닛 사이에 주 도금라인이 형성되어 있고, 내층 및 컴포넌트면의 유닛과 유닛 사이에 주 도금라인이 삭제되어 있는 경우에 있어서, 상기 컴포넌트면 및 내층에서 각각 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결함으로써, 상기 솔더면의 솔더볼부는 솔더면의 주 도금라인을 통하여 도금되고, 상기 컴포넌트면의 본드핑거부는 내층 및 솔더면의 도전성 비아랜드를 통하여 도금되며, 상기 솔더면에서 단절되어 있는 솔더볼부는 내층 및 컴포넌트면의 도전성 비아랜드를 통하여 도금되고, 상기 내층은 솔더면 및 컴포넌트면의 도전성 비아랜드를 통하여 도금되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 15]
제14항에 있어서,상기 솔더면의 최외곽 주변에 위치하는 동박부는 주 도금라인에 연결되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 16]
제14항에 있어서,상기 내층 및 컴포넌트면의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결할 수 없는 경우에, 상기 내층 및 컴포넌트면의 유닛 내에 도전성 비아랜드가 형성된 동박부를 각각 도금라인으로 연결함으로써, 상기 솔더면의 주 도금라인을 거쳐 유닛의 솔더면, 내층 및 컴포넌트면에 도전성 비아랜드가 형성된 동박부 및 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 17]
제14항에 있어서,상기 솔더면의 솔더볼부는 솔더볼부 또는 도전성 비아랜드가 형성된 동박부로부터 인출이 가능한 도금라인을 모두 인출하여 최외곽의 동박부에 연결함으로써, 상기 최외곽의 동박부로부터 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 18]
제14항에 있어서,상기 내층에 주 도금라인이 삭제된 경우에 내층의 인접하는 유닛의 드릴공이 형성된 동박부와 도전성 비아랜드를 도금라인으로 연결하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 19]
제12항에 있어서,상기 인쇄회로기판 스트립의 솔더면 및 컴포넌트면의 유닛과 유닛 사이에 주 도금라인이 삭제되어 있고, 내층의 유닛과 유닛 사이에 주 도금라인이 형성되어 있는 경우에 있어서, 상기 솔더면 및 컴포넌트면의 각각 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결함으로써, 상기 솔더면의 솔더볼부 및 컴포넌트면의 본드핑거부는 내층의 주 도금라인을 거쳐 내층의 도전성 비아랜드를 통하여 도금되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 20]
제19항에 있어서,상기 내층의 최외곽 주변에 위치하는 동박부는 주 도금라인에 연결되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 21]
제19항에 있어서,상기 솔더면 및 컴포넌트면의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결할 수 없는 경우에, 상기 솔더면 및 컴포넌트면의 유닛 내에 도전성 비아랜드가 형성된 동박부를 도금라인으로 연결함으로써, 상기 내층의 주 도금라인을 거쳐 유닛의 내층, 솔더면 및 컴포넌트면에 도전성 비아랜드가 형성된 동박부 및 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 22]
제12항에 있어서,상기 인쇄회로기판 스트립의 솔더면 및 내층의 유닛과 유닛 사이에 주 도금라인이 삭제되어 있고, 컴포넌트면의 유닛과 유닛 사이에 주 도금라인이 형성되어 있는 경우에 있어서, 상기 솔더면 및 내층의 각각 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결함으로써, 상기 컴포넌트면의 주 도금라인을 거쳐 유닛의 솔더면 및 내층에 도전성 비아랜드가 형성된 동박부 및 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 23]
제22항에 있어서,상기 컴포넌트면의 최외곽 주변에 위치하는 동박부는 주 도금라인에 연결되도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 24]
제22항에 있어서,상기 솔더면 및 내층의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결할 수 없는 경우에, 상기 솔더면 및 내층의 유닛 내에 도전성 비아랜드가 형성된 동박부를 도금라인으로 연결함으로써, 상기 컴포넌트면의 주 도금라인을 거쳐 유닛의 솔더면, 내층 및 컴포넌트면에 도전성 비아랜드가 형성된 동박부 및 도금라인을 통하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 25]
제22항에 있어서,상기 내층에 주 도금라인이 삭제된 경우에 내층의 인접하는 유닛의 드릴공이 형성된 동박부와 도전성 비아랜드를 도금라인으로 연결하여 도금이 이루어지도록 설계한 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 26]
제12항에 있어서,상기 주 도금라인이 삭제된 어느 한 면에서, 인접하는 유닛의 도전성 비아랜드가 형성된 동박부에 도금라인을 연결하는 경우에 층간 편심을 방지하기 위하여 가상의 주 도금라인의 중심으로부터 상하 또는 좌우로 150㎛이하의 간격을 설정하는 인쇄회로기판 스트립의 도금위한설계구조.
[청구항 27]
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부와 와이어 본딩이 이루어지는 본드핑거부가 형성되어 반도체 칩이 실장되는 컴포넌트면; 및
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부에 솔더볼을 융착시키는 솔더볼부가 형성된 솔더면
이 하나의 유닛으로 구성되고, 상기 유닛이 복수로 배열된 것으로서,
상기 유닛과 유닛 사이에 주 도금라인 없이 컴포넌트면의 본드핑거부와 솔더면의 솔더볼부로부터 각각 도금라인을 인출하여 인접하는 유닛과 유닛 사이 또는 유닛 내에 도금라인을 연결하고, 도금라인은 최외곽의 동박부로 연결하며, 도금라인과 도금라인에 연결된 도전성 비아랜드가 형성된 동박부를 통하여 솔더면의 솔더볼부 및 컴포넌트면의 본드핑거부가 도금되도록 설계한 인쇄회로기판 스트립의 도금을 위한 설계구조
[청구항 28]
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부와 와이어 본딩이 이루어지는 본드핑거부가 형성되어 반도체 칩이 실장되는 컴포넌트면; 및
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부, 및
상기 동박부에 솔더볼을 융착시키는 솔더볼부가 형성된 솔더면; 및
회로패턴이 형성되고 도전성 비아랜드가 형성된 동박부와,
상기 동박부에 컴포넌트면 및 솔더면의 도전성 비아랜드와 연결된 드릴공, 및
상기 동박부에 도금을 위하여 연결된 도금라인이 형성되고, 상기 컴포넌트면과 솔더면 사이에 하나 이상으로 삽입된 내층
이 하나의 유닛으로 구성된 것으로서, 상기 유닛이 복수로 배열되고,
상기 컴포넌트면, 솔더면 및 내층의 유닛과 유닛 사이에 주 도금라인 없이 컴포넌트면의 본드핑거부와 솔더면의 솔더볼부, 그리고 내층의 도전성 비아랜드 및 드릴공이 있는 동박부로부터 각각 도금라인을 인출하여 인접하는 유닛과 유닛 사이에 또는 유닛 내에 도금라인을 연결하고, 도금라인은 최외곽의 동박부로 연결하며, 도금라인과 도금라인에 연결된 도전성 비아랜드가 형성된 동박부를 통하여 솔더면의 솔더볼부 및 컴포넌트면의 본드핑거부가 도금되도록 설계한 인쇄회로기판 스트립의 도금을 위한 설계구조
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
인쇄회로기판 스트립의 솔더면 유닛과 유닛 사이에 주 도금라인이 형성되어 있고 컴포넌트면의 주 도금라인이 삭제된 경우, 솔더면에서 단절되어 있는 솔더볼부가 도금되기 위해 거쳐야 하는 경로는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation질문은 솔더면에는 주 도금라인이 있고 컴포넌트면에는 주 도금라인이 삭제된 특정 설계 조건에서, 솔더면의 단절된 솔더볼부가 도금되기 위해 거쳐야 하는 경로를 찾는 것이다.
-
2정보 추출
information_extraction청구항 3에서 솔더면의 유닛 사이에는 주 도금라인이 형성되어 있고, 컴포넌트면의 유닛 사이에는 주 도금라인이 삭제된 경우에 대한 기술적 구성을 추출한다.
- 상기 인쇄회로기판 스트립의 솔더면의 유닛과 유닛 사이에 주 도금라인이 형성되어 있고, 컴포넌트면의 유닛과 유닛 사이에 주 도금라인이 삭제되어 있는 경우
-
3근거 선택
evidence_selection해당 조건에서 솔더볼부의 도금 경로를 명시한 구절을 선택한다.
- 상기 솔더면에서 단절되어 있는 솔더볼부는 컴포넌트면의 도전성 비아랜드를 통하여 도금되도록 설계한
-
4논리 통합
logical_integration컴포넌트면의 주 도금라인이 삭제되었으므로, 솔더면의 솔더볼부가 도금되기 위해서는 컴포넌트면 측에 형성된 도전성 비아랜드를 경로로 이용해야 함을 논리적으로 연결한다.
- 상기 컴포넌트면의 인접하는 유닛과 유닛 사이의 도전성 비아랜드가 형성되어 있는 동박부를 도금라인으로 연결함으로써
-
5결론 도출
conclusion_formulation질문에서 요구하는 '솔더면에서 단절되어 있는 솔더볼부'의 도금 경로를 문맥에 근거하여 확정한다.
- 상기 솔더면에서 단절되어 있는 솔더볼부는 컴포넌트면의 도전성 비아랜드를 통하여 도금되도록 설계한
-
6답변 생성
answer_generation추출된 근거를 바탕으로 최종 답변을 작성한다.
- 상기 솔더면에서 단절되어 있는 솔더볼부는 컴포넌트면의 도전성 비아랜드를 통하여 도금되도록 설계한
최종 답변 (final_answer)
컴포넌트면의 도전성 비아랜드를 통하여 도금된다.
핵심 해석 (core_interpretation)
주 도금라인이 한쪽 면(솔더면)에만 존재하는 설계 구조에서, 도금라인이 단절된 반대편(컴포넌트면)의 도전성 비아랜드를 연결 경로로 활용하여 전체 유닛의 도금을 가능하게 하는 기술이다.