문맥 (context)
[청구항 1]
+측 입력신호와 -측 입력신호의 차동전압신호를 생성하는 입력회로와,
상기 입력회로로부터 공급되는 차동전압신호를 입력하고, 상기 차동전압신호에 따른 바이어스 전압을 공급함과 동시에, 출력전류를 귀환하여 상기 바이어스 전압을 피드백 제어하는 피드백·바이어스 회로와,
정전압원(v dd )과 기준전압(gnd, v ss )과의 사이에 접속된 제1 출력 트랜지스터와 제2 출력 트랜지스터를 가지며, 상기 바이어스 전압에 따른 출력전류를 부하측에 공급하는 출력회로와,
상기 제1 출력 트랜지스터에 흐르는 전류에 대응하는 전류와 상기 제2 출력 트랜지스터에 흐르는 전류에 대응하는 전류를 검출하여 상기 피드백·바이어스 회로에 공급하는 전류검출회로를 구비하고,
상기 피드백·바이어스 회로는, 상기 제1 출력 트랜지스터에 흐르는 전류에 대응하는 전류와, 상기 제2 출력 트랜지스터에 흐르는 전류에 대응하는 전류 중에서 적은 쪽을 출력하여 상기 바이어스 전압을 제어하는 것을 특징으로 하는 차동 증폭 회로
[청구항 6]
제1항에 있어서,상기 입력회로는, +측 입력신호가 게이트 단자에 입력되는 제1 트랜지스터(mp2)와, -측 입력신호가 게이트 단자에 입력되는 제2 트랜지스터(mp1)를 가지며, 상기 제1 및 제2 트랜지스터의 소스 단자는 정전류원 트랜지스터(mp3)를 통해서 정전압원(vdd)과 접속되고, 드레인 단자가 상기 피드백·바이어스 회로접속되는것을특징으로 하는차동 증폭 회로.
[청구항 7]
제1항 또는 제6항에 있어서,상기 출력회로는, 상기 제1 및 제2 출력 트랜지스터의 게이트 단자에 대해 상기 피드백·바이어스 회로로부터 공급되는 바이어스 전압이 인가됨과 동시에, 상기 제1 및 제2 출력 트랜지스터의 공통으로 접속된단자를출력단자로하는것을특징으로 하는차동 증폭 회로.
[청구항 8]
제7항에 있어서,상기 전류검출회로는, 상기 제1 출력 트랜지스터에 공급되는 바이어스 전압이 게이트 단자에 인가되는 제1 전류검출용 트랜지스터(mp16)와, 상기 제2 출력 트랜지스터에 공급되는 바이어스 전압이 게이트 단자에 인가되는 제2 전류검출용 트랜지스터(mn10)를 가지며, 상기 제1 및 제2 전류검출용 트랜지스터는 전류 미러 회로를 구성하는트랜지스터접속된것을특징으로 하는차동 증폭 회로.
[청구항 9]
제7항에 있어서,상기 전류검출회로는, 상기 제1 출력 트랜지스터에 공급되는 바이어스 전압이 게이트 단자에 인가되는 전류제어 트랜지스터(mp12)와, 상기 제2 출력 트랜지스터에 공급되는 바이어스 전압이 게이트 단자에 인가되는 제3 전류검출용 트랜지스터(mn23)를 가지며, 상기 전류제어 트랜지스터 및 상기 제3 전류검출용 트랜지스터는 전류 미러 회로를 구성하는트랜지스터접속된것을특징으로 하는차동 증폭 회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
차동 증폭 회로에서 피드백·바이어스 회로가 바이어스 전압을 제어하기 위해 사용하는 전류는 무엇을 기준으로 결정되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation차동 증폭 회로의 피드백·바이어스 회로가 바이어스 전압을 제어할 때 사용하는 전류의 결정 기준을 찾는 과업이다.
-
2정보 추출
information_extraction청구항 1에서 피드백·바이어스 회로의 동작 방식과 전류 공급에 관한 내용을 추출한다.
- 상기 피드백·바이어스 회로는, 상기 제1 출력 트랜지스터에 흐르는 전류에 대응하는 전류와, 상기 제2 출력 트랜지스터에 흐르는 전류에 대응하는 전류 중에서 적은 쪽을 출력하여 상기 바이어스 전압을 제어하는 것을 특징으로 하는 차동 증폭 회로
-
3근거 선택
evidence_selection피드백·바이어스 회로가 바이어스 전압을 제어하기 위해 '적은 쪽'을 출력한다는 핵심 구절을 선택한다.
- 상기 제1 출력 트랜지스터에 흐르는 전류에 대응하는 전류와, 상기 제2 출력 트랜지스터에 흐르는 전류에 대응하는 전류 중에서 적은 쪽을 출력하여 상기 바이어스 전압을 제어
-
4논리 통합
logical_integration피드백·바이어스 회로는 제1 및 제2 출력 트랜지스터에 흐르는 전류에 대응하는 전류들 중 더 작은 값을 기준으로 바이어스 전압을 제어함을 알 수 있다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로, 제1 출력 트랜지스터와 제2 출력 트랜지스터에 흐르는 전류에 대응하는 전류 중 적은 쪽을 기준으로 결정된다는 결론을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
상기 제1 출력 트랜지스터에 흐르는 전류에 대응하는 전류와, 상기 제2 출력 트랜지스터에 흐르는 전류에 대응하는 전류 중에서 적은 쪽
핵심 해석 (core_interpretation)
차동 증폭 회로에서 피드백·바이어스 회로가 두 출력 트랜지스터에 흐르는 전류 중 더 작은 전류 값을 기준으로 바이어스 전압을 제어함으로써 회로의 안정성을 확보하는 기술이다.