캐패시터 구조물, 반도체 구조물, 캐패시터 구조물용 전극 제조 방법 및 전극 document_id 1020027014680

[청구항 2] 제 1 항에 있어서,상기 하부 전극의 상기 제 1 전극 부분(24)의 측벽상의 상기 절연체(26)는 실리콘 이산화물포함하는캐패시터 구조물. [청구항 3] 제 1 항에 있어서,상기 하부 전극의 상기 제 2 전극 부분(28)의 측벽상의 상기 유전체포함하는캐패시터 구조물. [청구항 4] 제 1 항에 있어서,상기 하부 전극의 상기 제 1 전극 부분(24)의 두께는 약 5 나노미터 내지 약200 나노미터인캐패시터 구조물. [청구항 5] 제 4 항에 있어서,상기 하부 전극의 상기 제 2 전극 부분(28)의 두께는 약 100 나노미터 내지 약600 나노미터인캐패시터 구조물. [청구항 6] 제 1 항에 있어서,상기 하부 전극의 상기 제 2 전극 부분(28)의 측벽 및 상부상의 상기 유전체의 두께는 약 5 나노미터 내지 약100 나노미터인캐패시터 구조물. [청구항 7] 제 1 항에 있어서,상기 하부 전극의 상기 제 1 전극 부분의 측벽상의 상기 절연체는 실리콘 질화물을 포함하며, 상기 실리콘 질화물은 그 위의 실리콘 이산화물층측벽에 접하는캐패시터 구조물. [청구항 8] 제 7 항에 있어서,상기 실리콘 질화물의 두께는 약 20 나노미터 내지 약60 나노미터인캐패시터 구조물. [청구항 9] 제 1 항에 있어서,상기 하부 전극 및 상기 상부 전극은 개별적으로 pt, ir, ru, pd, iro2 및 ruo2로 구성되는 그룹중에서 적어도 하나선택되는캐패시터 구조물. [청구항 10] 제 1 항에 있어서,상기 하부 전극 및 상기 상부 전극은포함하는캐패시터 구조물. [청구항 11] 제 1 항에 있어서,상기 하부 전극은 ir층, iro2층포함하는캐패시터 구조물. [청구항 13] 제 12 항에 있어서,상기 도전성 플러그는 도핑된 다결정 실리콘포함하는반도체 구조물. [청구항 14] 제 9 항에 있어서,상기 장벽층은포함하는반도체 구조물. [청구항 16] 제 15 항에 있어서,상기 도전성 플러그는 도핑된 다결정 실리콘포함하는반도체 구조물. [청구항 17] 제 14 항에 있어서,상기 장벽층은포함하는반도체 구조물. [청구항 18] 제 12 항에 있어서,상기 장벽층은 실리사이드의 하부 컨택층과 상부 장벽 질화물층포함하는반도체 구조물. [청구항 19] 제 18 항에 있어서,상기 실리사이드는 ta 실리사이드를 포함하고, 상기 질화물층포함하는반도체 구조물. [청구항 21] 제 20 항에 있어서,상기 도전성 플러그는 도핑된 다결정 실리콘포함하는반도체 구조물. [청구항 23] 제 22 항에 있어서,상기 도전성 플러그는 도핑된 다결정 실리콘포함하는반도체 구조물.