듀티 보정 회로를 구비한 아날로그 지연고정루프 document_id 1020030001729

[청구항 1] 내부 클럭을 입력 받아 노말 멀티 위상 클럭과 더미 멀티 위상 클럭을 출력하기 위한 레퍼런스 지연라인 상기 레퍼런스 지연라인과 함께 레퍼런스 루프를 이루며, 레퍼런스 클럭과 마지막 멀티 위상 클럭의 위상을 비교하여 두 클럭의 위상차가 180°가 되도록 상기 레퍼런스 지연라인의 지연량을 조절하기 위한 레퍼런스 제어 수단 지연고정된 상기 레퍼런스 지연라인으로부터 출력된 클럭 중 하나의 노말 멀티 위상 클럭 및 더미 멀티 위상 클럭을 선택하고 선택된 두 클럭의 위상을 혼합하여 듀티 보정을 수행하기 위한 클럭 인터페이스 상기 클럭 인터페이스로부터 출력된 클럭을 입력으로 하는 파인 지연라인 상기 파인 지연라인의 출력에 대해 실제 클럭 경로의 지연값을 모사하기 위한 지연 모델 상기 지연 모델 및 상기 파인 지연라인과 함께 파인 루프를 이루며, 상기 지연 모델로부터 출력된 피드백 클럭과 상기 레퍼런스 클럭을 비교하여 상기 파인 지연라인의 지연량을 제어하기 위한 파인 제어 수단 상기 레퍼런스 클럭 및 상기 피드백 클럭을 인가 받아 상기 클럭 인터페이스를 제어하기 위한 제어 수단; 및 지연고정된 상기 파인 지연라인의 출력 클럭을 입력 받아 상기 클럭 인터페이스의 듀티 보정 동작을 보조하기 위한 듀티 보정 증폭 수단 를 구비하는 아날로그 지연고정루프 [청구항 2] 제1항에 있어서,상기 레퍼런스 지연라인은, 상기 내부 클럭을 입력으로 하며, 직렬 연결된 다수의 차동 지연 셀을 구비하여 노말 멀티 위상 클럭을 생성하기 위한 노말 지연라인과, 상기 노말 지연라인의 마지막 노말 멀티 위상 클럭을 크로스 입력 받으며, 직렬 연결된 다수의 차동 지연 셀을 구비하는더미지연라인구비하는것을특징으로 하는아날로그 지연고정루프. [청구항 3] 제1항에 있어서,상기 클럭 인터페이스는, 상기 제어 수단에 제어 받아 상기 레퍼런스 지연라인으로부터 출력된 클럭 중 하나의 노말 멀티 위상 클럭 및 더미 멀티 위상 클럭을 선택하기 위한 위상 다중화 수단과, 상기 위상 다중화 수단에서 선택된 두 클럭의 위상을 혼합하기 위한위상혼합수단구비하는것을특징으로 하는아날로그 지연고정루프. [청구항 4] 제3항에 있어서,상기 위상 다중화 수단은, 상기 제어 수단으로부터 출력된 위상 선택신호에 응답하여 상기 노말 멀티 위상 클럭 중 하나의 멀티 위상 클럭을 선택적으로 출력하기 위한 제1 멀티플렉서; 상기 위상 선택신호에 응답하여 상기 더미 멀티 위상 클럭 중 하나의 멀티 위상 클럭을 선택적으로 출력하기 위한 제2 멀티플렉서; 상기 제어 수단으로부터 출력된 홀짝 선택신호에 응답하여 상기 제1 멀티플렉서의 출력을 선택적으로 출력하기 위한 제3 멀티플렉서; 및 상기 홀짝 선택신호에 응답하여 상기 제2 멀티플렉서의 출력을 선택적으로 출력하기 위한제4멀티플렉서구비하는것을특징으로 하는아날로그 지연고정루프. [청구항 5] 제3항에 있어서,상기 위상 혼합 수단은, 상기 위상 다중화 수단으로부터 출력된 노말 차동 클럭 쌍을 입력으로 하며, 고정 전류원을 가지는 제1 소오스-커플드 페어; 상기 위상 다중화 수단으로부터 출력된 더미 차동 클럭 쌍을 입력으로 하며, 고정 전류원을 가지는 제2 소오스-커플드 페어; 제1 및 제2 소오스-커플드 페어의 출력단에 공통으로 접속되어 차동증폭을 구현하기 위한 로드부; 상기 듀티 조정 증폭 수단으로부터 출력된 듀티 제어전압을 입력으로 하는 제1 차동증폭부; 및 상기 제1 차동증폭부로부터 출력된 차동 전류를 미러링하여 외부 클럭의 듀티비에 따라 상기 제1 및 제2 소오스-커플드 페어의 싱크 전류를 조절하기 위한바이어스조절부구비하는것을특징으로 하는아날로그 지연고정루프. [청구항 6] 제5항에 있어서,상기 바이어스 조절부는, 상기 제1 차동증폭부로부터 출력된 상기 차동 전류를 미러링하기 위한 제1 및 제2 모스 트랜지스터; 상기 제1 및 제2 모스 트랜지스터에 흐르는 미러 전류의 전류 싱크 역할을 하고, 각 미러 전류를 그에 대응하는 전압으로 미러링하기 위한 제3 및 제4 모스 트랜지스터; 상기 제1 및 제2 소오스-커플드 페어의 고정 전류원 각각에 병렬로 접속되어 상기 제1 및 제2 소오스-커플드 페어의 바이어스를 변경하기 위한 제5 및 제6 모스 트랜지스터; 및 상기 제어 수단으로부터 출력된 바이어스 선택신호에 응답하여 상기 제3 및 제4 모스 트랜지스터의 게이트와 제5 및 제6 모스 트랜지스터의 게이트 간의 스위칭을 수행하기 위한스위칭수단구비하는것을특징으로 하는아날로그 지연고정루프. [청구항 7] 제5항 또는 제6항에 있어서,상기 듀티 보정 증폭 수단은, 상기 파인 지연라인의 출력 클럭을 차동 입력으로 하는 제2 차동증폭부; 상기 제2 차동증폭부의 부출력단에 흐르는 전류를 미러링하기 위한 제1 전류 미러링부; 상기 제2 차동증폭부의 정출력단에 흐르는 전류를 미러링하기 위한 제2 전류 미러링부; 상기 제1 및 제2 전류 미러링부 사이에 크로스 접속된 제1 및 제2 캐스케이드 로드; 상기 제1 및 제2 미러링부의 출력 전류를 충전하여 상기 듀티 제어전압을 제공하기 위한 제1및제2 캐패시터구비하는것을특징으로 하는아날로그 지연고정루프. [청구항 8] 제4항에 있어서,상기제1 및 제2 멀티플렉서는, 바이어스 전압을 게이트 입력으로 하는 전류원용 모스 트랜지스터와, 해당 비트의 정 멀티 위상 클럭 및 부 멀티 위상 클럭을 게이트 입력으로 하는 차동 입력용 모스 트랜지스터 쌍과, 상기 위상 선택신호를 게이트 입력으로 하는 출력 스위칭용 모스 트랜지스터 쌍을 구비하는 다수의 단위 선택부와, 상기 다수의 단위 선택부의 출력단자에 공통으로 접속된로드부구비하는것을특징으로 하는아날로그 지연고정루프. [청구항 9] 제7항에 있어서,상기제1 및 제2 캐패시터는 실질적으로 동일한캐패시턴스가지는것을특징으로 하는아날로그 지연고정루프. [청구항 10] 제1항에 있어서,상기 레퍼런스 클럭은 상기 내부 클럭과 실질적으로 동일한위상가지는것을특징으로 하는아날로그 지연고정루프. [청구항 11] 제10항에 있어서,상기 레퍼런스 클럭으로상기내부클럭사용하는것을특징으로 하는아날로그 지연고정루프. [청구항 12] 제1항에 있어서,상기 레퍼런스 제어 수단은,상기 레퍼런스 클럭과 상기 마지막 멀티 위상 클럭의 위상을 비교하기 위한 위상 검출기;상기 위상 검출기의 출력을 입력으로 하는 차지 펌프; 및캐패시터를 구비하며, 상기 차지 펌프의 출력을 입력으로 하는루프필터구비하는것을특징으로 하는아날로그 지연고정루프.