바이폴라 접합 트랜지스터 및 그 제조 방법 document_id 1020030039897

[청구항 2] 제1항에 있어서,상기 에미터 영역의 결정 구조와 상기 에미터 전극 패턴의 결정 구조는동일한것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 3] 제1항에 있어서,상기 에미터 전극 패턴은 에피택셜 결정 성장에 의해 만들어진 것특징으로 하는 바이폴라 접합 트랜지스터. [청구항 4] 제1항에 있어서,상기 에미터 영역 위에 형성된절연막패턴더구비하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 5] 제4항에 있어서,상기 에미터 전극 패턴은, 상기 에미터 영역과 직접 컨택되는 단결정 구조의 제1 에미터 전극 패턴; 및 상기 절연막 패턴 위에서 상기 제1 에미터 전극 패터의 측면과 컨택되는 다결정 구조 또는 아모포스구조의제2에미터전극패턴포함하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 6] 제1항에 있어서,상기 베이스 영역은, 상기 컬렉터 영역 위에 형성된 제1 베이스 영역과, 상기 컬렉터 영역 내의 상부 일정 영역에서 상기 제1 베이스 영역과 접하는제2베이스영역포함하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 7] 제1항에 있어서,상기 베이스 영역은 에피택셜 결정 성장에 의해지는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 8] 제7항에 있어서,상기 제1 베이스 영역은 단결정의 실리콘막, 단결정의 실리콘-저매니움박막또는이들의복합막인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 9] 제8항에 있어서,상기 실리콘-저매니움 박막은, 실리콘 시드층, 실리콘-저매니움 스페이서, 실리콘-저매니움 불순물 도핑층 및 실리콘 캡층이 순차적으로 적층된구조갖는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 10] 제1항에 있어서,상기 에미터 영역은, 단결정의 실리콘막, 단결정의 실리콘-저매니움막또는이들의복합막인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 11] 제10항에 있어서,상기 에미터 영역은, 상기 에미터 전극 패턴으로부터 상기 베이스 영역으로의 불순물 이온 확산에 의해지는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 12] 제1항에 있어서,상기 에미터 전극 패턴은 단결정의 실리콘막, 단결정의 실리콘-저매니움박막또는이들의복합막인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 13] 제12항에 있어서,상기 에미터 전극 패턴은, 표면과 수직인 방향으로불순물 농도구배갖는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 14] 제13항에 있어서,상기 에미터 전극 패턴의 불순물 농도 구배는, 하부에서 상대적으로 저농도이고 상부에서상대적고농도인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 15] 제14항에 있어서,상기 에미터 전극 패턴의 하부에서의불순물 농도인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 16] 제14항에 있어서,상기 에미터 전극 패턴의 상부에서의불순물 농도인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 17] 제1항에 있어서,상기 베이스 영역 위에 형성된 제1 실리사이드막; 상기 제1 실리사이드막에 연결되는 제1 금속 패턴; 상기 에미터 전극 패턴 위에 형성된 제2 실리사이드막; 및 상기 제2 실리사이드막에 연결되는제2금속패턴더구비하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 18] 제1항에 있어서,상기 컬렉터 영역은, 제1 도전형의 고농도 컬렉터 영역과, 상기 고농도 컬렉터 영역 위에 형성된제1 도전형의저농도컬렉터 영역포함하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 19] 제18항에 있어서,상기 에미터 영역 아래에서 상기 베이스 영역과 접하면서 상기 저농도 컬렉터 영역을 관통하여 상기 고농도 컬렉터 영역에 연결되는 제1 도전형의 고농도영역더포함하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 20] 제18항에 있어서,상기 저농도 컬렉터 영역을 관통하여 상기 고농도 컬렉터 영역에 연결되는 제1 도전형의 고농도 싱크 영역; 상기 고농도 싱크 영역 위에 형성된 제3 실리사이드막; 및 상기 제3 실리사이드막에 연결되는제3금속패턴더구비하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 22] 제21항에 있어서,상기 베이스 전극 패턴은 불순물 이온들로 도핑된폴리실리콘막인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 23] 제21항에 있어서,상기 에미터 영역의 결정 구조와 상기 에미터 전극 패턴의 결정 구조는동일한것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 24] 제21항에 있어서,상기 에미터 전극 패턴은 에피택셜 결정 성장에 의해 만들어진 것특징으로 하는 바이폴라 접합 트랜지스터. [청구항 25] 제21항에 있어서,상기 에미터 영역 위에 형성된절연막패턴더구비하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 26] 제25항에 있어서,상기 에미터 전극 패턴은, 상기 에미터 영역과 직접 컨택되는 단결정 구조의 제1 에미터 전극 패턴; 및 상기 절연막 패턴 위에서 상기 제1 에미터 전극 패터의 측면과 컨택되는 다결정 구조 또는 아모포스구조의제2에미터전극패턴포함하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 27] 제21항에 있어서,상기 베이스 영역은, 상기 컬렉터 영역 위에 형성된 제1 베이스 영역과, 상기 컬렉터 영역 내의 상부 일정 영역에서 상기 제1 베이스 영역과 접하는제2베이스영역포함하는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 28] 제27항에 있어서,상기 제1 베이스 영역은 단결정 실리콘막, 단결정 실리콘-저매니움박막또는이들의복합막인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 29] 제28항에 있어서,상기 실리콘-저매니움 박막은, 실리콘 시드층, 실리콘-저매니움 스페이서, 실리콘-저매니움 불순물 도핑층 및 실리콘 캡층이 순차적으로 적층된구조갖는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 30] 제21항에 있어서,상기 에미터 영역은, 단결정의 실리콘막, 단결정의 실리콘-저매니움막또는이들의복합막인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 31] 제30항에 있어서,상기 에미터 영역은, 상기 에미터 전극 패턴으로부터 상기 베이스 영역으로의 불순물 이온 확산에 의해지는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 32] 제21항에 있어서,상기 에미터 전극 패턴은 단결정의 실리콘막, 단결정의 실리콘-저매니움박막또는이들의복합막인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 33] 제32항에 있어서,상기 에미터 전극 패턴은, 표면과 수직인 방향으로불순물 농도구배갖는것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 34] 제33항에 있어서,상기 에미터 전극 패턴의 불순물 농도 구배는, 하부에서 상대적으로 저농도이고 상부에서상대적고농도인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 35] 제34항에 있어서,상기 에미터 전극 패턴의 하부에서의불순물 농도인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 36] 제34항에 있어서,상기 에미터 전극 패턴의 상부에서의불순물 농도인것을특징으로 하는 바이폴라 접합 트랜지스터. [청구항 37] 제21항에 있어서,상기 베이스 영역 위에 형성된 제1 실리사이드막; 상기 제1 실리사이드막에 연결되는 제1 금속 패턴; 상기 에미터 전극 패턴 위에 형성된 제2 실리사이드막; 및 상기 제2 실리사이드막에 연결되는제2금속패턴더구비하는것을특징으로 하는 바이폴라 접합 트랜지스터.