문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 하부 실리콘 핀을 둘러싸는 절연막; 상기 상부 실리콘 핀의 상부 및 측벽 상에 형성된 게이트 절연막; 상기 게이트 절연막 및 상기 절연막 상에 형성된 게이트 전극을 더 포함하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 3]
제 1 항 또는 제 2 항에 있어서,상기 하부 실리콘 핀의 바닥 모서리는 곡선 프로파일을 가지며, 상기 상부 실리콘 핀의 상부 및 그 측벽이 이루는 각은 직각이고, 상기 하부 실리콘 핀의 측벽 및 상기 기판 표면이 이루는 각은 둔각인 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 4]
제 1 항 또는 제 2 항에 있어서,상기 상부 실리콘 핀의 폭은 상기 하부 실리콘 핀의 상부의 폭보다 더 좁은 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 5]
제 3 항에 있어서,상기 하부 실리콘핀 및 상기 절연막과의 사이에 개재된 질화막 라이너를 더 포함하는 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 6]
제 5 항에 있어서,상기 절연막은 상기 상부 실리콘 핀의 상부 표면까지 연장하되, 상기 상부 실리콘 핀의 측벽으로부터 적어도 상기 질화막 라이너 두께 이상으로 이격되는 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 7]
제 3 항에 있어서,상기 상부 실리콘 핀의 상부 표면에 형성된 마스크 패턴을 더 포함하는 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 8]
제 7 항에 있어서,상기 마스크 패턴은 산화막 및 질화막이 차례로 적층된 구조 또는 산화막으로 이루어지는 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 9]
제 7 항에 있어서,상기 하부 실리콘 핀과 상기 절연막과의 사이에 개재된 산화막 라이너 및 질화막 라이너를 더 포함하고, 상기 절연막은 상기 질화막 라이너 상에 형성되어 상기 마스크 패턴의 상부 표면까지 연장하되, 상기 상부 실리콘 핀의 측벽들로부터 적어도 상기 산화막 라이너 및 질화막 라이너 두께를 합한 두께만큼 이격되는 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 10]
제 7 항에 있어서,상기 하부 실리콘 핀과 상기 절연막과의 사이에 개재된질화막 라이너더포함하는것을특징으로 하는핀 전계효과 트랜지스터.
[청구항 11]
제 1 항에 있어서,상기 하부 실리콘 핀의 하부 측벽을 감싸는 하부 절연막; 상기 하부 절연막에 의해 노출된 하부 실리콘 핀의 상부 측벽 및 상기 하부 절연막 상에 형성된 절연막 라이너; 상기 상부 실리콘 핀의 상부 및 측벽 상에 형성된 게이트 절연막; 상기 게이트 절연막 및 상기 절연막 라이너 상에 형성된 게이트 전극을 포함하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 12]
제 11 항에 있어서,상기 하부 실리콘 핀의 바닥 모서리는 곡선 프로파일을 가지며, 상기 상부 실리콘 핀의 상부 및 그 측벽이 이루는 각은 직각이고, 상기 하부 실리콘 핀의 측벽 및 상기 기판 표면이 이루는 각은 둔각인 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 13]
제 11 항 또는 제 12 항에 있어서,상기 상부 실리콘 핀의 폭은 상기 하부 실리콘 핀의 상부의 폭보다 더 좁은 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 14]
제 11 항 또는 제 12 항에 있어서,상기 절연막 라이너는 질화막 라이너이고, 상기 질화막 라이너 상에 형성되고 상기 상부 실리콘 핀의 측벽으로부터 적어도 상기 질화막 라이너 두께로 이격된상부절연막더포함하는것을특징으로 하는핀 전계효과 트랜지스터의 이중 실리콘 핀.
[청구항 15]
제 11 항 또는 제 12 항에 있어서,상기 상부 실리콘 핀의 상부 표면에 형성된 마스크 패턴을 더 포함하고, 상기 절연막 라이너는 산화막 라이너 및 질화막 라이너로 이루어지는 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 16]
제 15 항에 있어서,상기 마스크 패턴은 산화막 및 질화막이 차례로 적층된 구조 또는 산화막으로 이루어진 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
[청구항 17]
제 15 항에 있어서,상기 질화막 라이너 상에 형성되며 상기 상부 실리콘 핀의 측벽으로부터 적어도 상기 질화막 라이너 및 산화막 라이너의 두께를 합한 두께로 이격된 상부 절연막을 더 포함하는 것을 특징으로 하는 핀 전계효과 트랜지스터위한이중 실리콘 핀.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 11항 및 15항의 내용을 바탕으로, 상부 실리콘 핀의 측벽으로부터 이격되어 형성되는 상부 절연막이 상부 실리콘 핀의 측벽으로부터 최소한 어느 정도의 두께만큼 이격되어야 하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation청구항 11항과 15항을 참조하여, 상부 실리콘 핀의 측벽으로부터 이격되는 상부 절연막의 최소 이격 두께 조건을 파악해야 한다.
-
2정보 추출
information_extraction청구항 15항은 절연막 라이너가 산화막 라이너 및 질화막 라이너로 이루어져 있음을 명시한다.
- 상기 절연막 라이너는 산화막 라이너 및 질화막 라이너로 이루어지는 것
-
3근거 선택
evidence_selection상부 절연막의 이격 거리에 대한 구체적인 조건은 청구항 17항(청구항 15항을 인용)에 나타나 있다.
- 상기 질화막 라이너 상에 형성되며 상기 상부 실리콘 핀의 측벽으로부터 적어도 상기 질화막 라이너 및 산화막 라이너의 두께를 합한 두께로 이격된 상부 절연막
-
4논리 통합
logical_integration청구항 15항에 따라 라이너가 산화막 라이너와 질화막 라이너로 구성되므로, 이를 인용하는 청구항 17항의 이격 조건은 두 라이너 두께의 합이 된다.
- 상기 절연막 라이너는 산화막 라이너 및 질화막 라이너로 이루어지는 것
-
5결론 도출
conclusion_formulation상부 절연막은 상부 실리콘 핀의 측벽으로부터 적어도 산화막 라이너와 질화막 라이너의 두께를 합한 두께만큼 이격되어야 한다.
- 상기 상부 실리콘 핀의 측벽으로부터 적어도 상기 질화막 라이너 및 산화막 라이너의 두께를 합한 두께로 이격된 상부 절연막
-
6답변 생성
answer_generation질문에 대해 산화막 라이너와 질화막 라이너 두께의 합으로 답변을 작성한다.
최종 답변 (final_answer)
청구항 11항 및 15항의 내용을 바탕으로 할 때, 상부 절연막은 상부 실리콘 핀의 측벽으로부터 적어도 상기 산화막 라이너 및 질화막 라이너의 두께를 합한 두께만큼 이격되어 형성되어야 한다.
핵심 해석 (core_interpretation)
이중 실리콘 핀 구조에서 상부 절연막이 상부 실리콘 핀의 측벽으로부터 라이너(산화막 및 질화막)의 총 두께만큼 이격되도록 설계하여 구조적 안정성을 확보하는 기술적 조건을 정의하고 있다.