문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 회로 기판은, 제 1 면 및 제 1 면과 대향하는 제 2 면을 포함하는 수지 기판; 상기 수지 기판의 관통홀 가장자리의 제 1 면 또는 제 2 면에 배열되는 본드 핑거; 상기 수지 기판의 제 1 면에 배열되어 있는 다수의 상부 볼 랜드; 상기 수지 기판의 제 2 면에 배열되며, 상기 상부 볼 랜드와 대응되는 다수의 하부 볼 랜드; 상기 수지 기판내에 형성되며, 상기 본드 핑거 및 볼 랜드를 전기적으로 연결하는 스터드; 및 상기 제 1 및 제 2 면을 덮고 있는보호층포함하는것을특징으로 하는초박형 반도체 패키지.
[청구항 3]
제 2 항에 있어서,상기 상부 및 하부볼 랜드 중 적어도 하나는 상기 외부 접속 단자가전기적연결되어있는것을특징으로 하는초박형 반도체 패키지.
[청구항 4]
제 1 항에 있어서,상기 지지대의 열팽창 계수는 상기 봉지제 보다 1 내지 10배정도 큰 것특징으로 하는초박형 반도체 패키지.
[청구항 5]
제 1 항에 있어서,상기 관통홀은 상기 반도체 칩의 사이즈 보다 큰사이즈갖는것을특징으로 하는초박형 반도체 패키지.
[청구항 6]
제 1 항에 있어서,상기 반도체 칩은, 양측 가장자리에 형성된 입/출력 패드가 형성된 제 1 면; 및 상기 제 1 면과 대향하고 상기 지지대와 부착되는제2면포함하는것을특징으로 하는초박형 반도체 패키지.
[청구항 7]
제 1 항에 있어서,상기 연결 부재는와이어인것을특징으로 하는초박형 반도체 패키지.
[청구항 8]
제 7 항에 있어서,상기 연결 부재는 상기 회로 기판으로부터 연장되는리드인것을특징으로 하는초박형 반도체 패키지.
[청구항 9]
제 1 항에 있어서,상기 봉지제는 상기 반도체 칩,상기연결부재및상기회로기판의전면형성되는것을특징으로 하는초박형 반도체 패키지.
[청구항 10]
제 1 항에 있어서,상기 봉지제는 상기 반도체 칩, 상기 연결 부재,및상기회로기판의소정부분형성되는것을특징으로 하는초박형 반도체 패키지.
[청구항 11]
제 1 항에 있어서,상기 봉지제는수지인것을특징으로 하는초박형 반도체 패키지.
[청구항 12]
제 1 항에 있어서,상기 지지대는수지물질구성되는것을특징으로 하는초박형 반도체 패키지.
[청구항 13]
제 1 항에 있어서,상기 지지대는금속막구성되는것을특징으로 하는초박형 반도체 패키지.
[청구항 14]
제 13 항에 있어서,상기 지지대는구리구성되는것을특징으로 하는초박형 반도체 패키지.
[청구항 15]
제 1 항에 있어서,상기 지지대는 10 내지 50㎛두께갖는것을특징으로 하는초박형 반도체 패키지.
[청구항 16]
제 1 항에 있어서,상기 지지대와 상기 반도체 칩nan은접착층부착되는것을특징으로 하는초박형 반도체 패키지.
[청구항 17]
제 16 항에 있어서,상기 접착층nan은접착페이스트인것을특징으로 하는초박형 반도체 패키지.
[청구항 18]
제 17 항에 있어서,상기 접착층은 10 내지 50㎛의두께갖는것을특징으로 하는초박형 반도체 패키지.
[청구항 19]
제 1 항에 있어서,상기 관통홀의 측벽과 상기 봉지제 사이의 접착력 강화를 위하여, 상기 관통홀 측벽 및 상기 봉지제 사이에측벽 보호층더개재되는것을특징으로 하는초박형 반도체 패키지.
[청구항 21]
제 20 항에 있어서,상기 회로 기판의 제 1 면을 덮는 제 1 보호층; 및 상기 회로 기판의 제 2 면상에 덮는 제 2 보호층을 더 포함하며, 상기 제 1 및 제 2 보호층은 상기 본드 핑거 및 상하부 볼 랜드 중 적어도 하나가 노출되도록홀포함하는것을특징으로 하는초박형 반도체 패키지.
[청구항 22]
제 20 항에 있어서,상기 관통홀 측벽을 덮도록 형성되는측벽 보호층더포함하는것을특징으로 하는초박형 반도체 패키지.
[청구항 23]
제 20 항에 있어서,상기 연결 부재는와이어인것을특징으로 하는초박형 반도체 패키지.
[청구항 24]
제 20 항에 있어서,상기 연결 부재는 상기 관통홀 가장자리의 본드 핑거로 부터 연장되는리드인것을특징으로 하는초박형 반도체 패키지.
[청구항 25]
제 20 항에 있어서,상기 봉지제는상기회로기판의전면형성되는것을특징으로 하는초박형 반도체 패키지.
[청구항 26]
제 20 항에 있어서,상기 지지대는구리구성되는것을특징으로 하는초박형 반도체 패키지.
[청구항 27]
제 20 항에 있어서,상기 지지대와 상기 반도체 칩nan은접착층부착되는것을특징으로 하는초박형 반도체 패키지.
[청구항 28]
제 27 항에 있어서,상기 접착층nan은접착페이스트인것을특징으로 하는초박형 반도체 패키지.
[청구항 30]
제 29 항에 있어서,상기 회로 기판의 제 1 면을 덮는 제 1 보호층; 및 상기 회로 기판의 제 2 면상에 덮는 제 2 보호층을 더 포함하며, 상기 제 1 및 제 2 보호층은 상기 본드 핑거 및 상하부 볼 랜드 중 적어도 하나가 노출되도록홀포함하는것을특징으로 하는초박형 반도체 패키지.
[청구항 31]
제 29 항에 있어서,상기 관통홀 측벽을 덮도록 형성되는 측벽 보호층을 더 포함하는 것을 특징으로 하는 초박형 반도체 패키지포함하는적층형 패키지.
[청구항 32]
제 29 항에 있어서,상기 연결 부재는 와이어인 것을 특징으로 하는 초박형 반도체 패키지포함하는적층형 패키지.
[청구항 33]
제 29 항에 있어서,상기 연결 부재는 상기 관통홀 가장자리의 본드 핑거로 부터 연장되는 리드인 것을 특징으로 하는 초박형 반도체 패키지포함하는적층형 패키지.
[청구항 34]
제 29 항에 있어서,상기 지지대는구리구성되는것을특징으로 하는초박형 반도체 패키지.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
초박형 반도체 패키지에서 회로 기판 내의 본드 핑거와 볼 랜드를 전기적으로 연결하기 위해 형성되는 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation초박형 반도체 패키지 내에서 본드 핑거와 볼 랜드를 전기적으로 연결하는 구성 요소를 찾는 것이다.
-
2정보 추출
information_extraction청구항 2에서 회로 기판의 구성 요소인 본드 핑거, 상부 볼 랜드, 하부 볼 랜드 및 이들을 연결하는 구성 요소를 추출한다.
- 상기 수지 기판의 관통홀 가장자리의 제 1 면 또는 제 2 면에 배열되는 본드 핑거; 상기 수지 기판의 제 1 면에 배열되어 있는 다수의 상부 볼 랜드; 상기 수지 기판의 제 2 면에 배열되며, 상기 상부 볼 랜드와 대응되는 다수의 하부 볼 랜드
-
3근거 선택
evidence_selection본드 핑거와 볼 랜드를 전기적으로 연결한다고 명시된 구절을 선택한다.
- 상기 수지 기판내에 형성되며, 상기 본드 핑거 및 볼 랜드를 전기적으로 연결하는 스터드
-
4논리 통합
logical_integration추출된 정보에 따르면, 수지 기판 내에 형성된 '스터드'가 본드 핑거와 볼 랜드를 전기적으로 연결하는 역할을 수행함을 알 수 있다.
- 상기 본드 핑거 및 볼 랜드를 전기적으로 연결하는 스터드
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변으로 '스터드'를 도출한다.
-
6답변 생성
answer_generation추출된 정답인 '스터드'를 최종 답변으로 생성한다.
최종 답변 (final_answer)
스터드
핵심 해석 (core_interpretation)
본 발명은 수지 기판 내에 스터드를 형성함으로써, 기판의 관통홀 가장자리에 있는 본드 핑거와 상/하부 볼 랜드를 전기적으로 연결하는 초박형 반도체 패키지 구조를 제공한다.