문맥 (context)
[청구항 1]
반도체 칩과, 상기 반도체 칩의 주위에 배치된 복수의 리드와, 상기 복수의 리드의 각각에 접속된 단자와, 상기 반도체 칩과 상기 복수의 리드를 전기적으로 접속하는 복수의 와이어와, 상기 반도체 칩, 상기 복수의 리드 및 상기 복수의 와이어를 밀봉하는 수지밀봉체를 가지고, 상기 복수의 리드의 각각에 접속된 상기 단자가 상기 수지밀봉체의 이면으로부터 외부로 노출한 반도체 장치로서,
상기 복수 리드의 각각의 일 단부는, 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주(全周)가 상기 수지밀봉체를 구성하는 수지에 의해 덮여져 있는 것을 특징으로 하는 반도체 장치
[청구항 2]
제 1 항에 있어서,상기 반도체 칩은 복수의 현수리드에 의해 지지된 다이패드부 위에 탑재되어 있으며, 상기 복수의 현수리드의 각각의 일 단부는 상기 수지밀봉체의 코너부의 근방에서 분기되어 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주가 상기 수지밀봉체를 구성하는 수지에 의해있는것을특징으로 하는반도체 장치.
[청구항 3]
제 1 항에 있어서,상기 반도체 칩은 복수의 현수리드에 의해 지지된 다이패드부 위에 탑재되어 있으며 상기 복수의 현수리드의 각각의 일 단부는 상기 수지밀봉체의 코너부에서 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주가 상기 수지밀봉체를 구성하는 수지에 의해있는것을특징으로 하는반도체 장치.
[청구항 4]
제 2 항에 있어서,상기 복수의 현수리드의 각각의 일부는 상기 수지밀봉체의 이면으로부터외부노출하고있는것을특징으로 하는반도체 장치.
[청구항 5]
제 1 항에 있어서,상기 단자는, 상기 리드의 일부를 상기 수지밀봉체의 이면으로부터 외부로 돌출시킨 것인 것특징으로 하는반도체 장치.
[청구항 6]
제 1 항에 있어서,상기 단자는, 상기 리드와는 다른도전재료로이루어지는것을특징으로 하는반도체 장치.
[청구항 7]
제 2 항에 있어서,패드부의 이면의 일부는, 상기 수지밀봉체의 이면으로부터외부노출하고있는것을특징으로 하는반도체 장치.
[청구항 8]
제 1 항에 있어서,상기 복수의 리드의 각각은, 상기 단자가 접속된 개소보다도 외측부분의 두께가 상기 단자가 접촉된 개소보다도 내측부분의 두께에 비하여 큰 것특징으로 하는반도체 장치.
[청구항 9]
제 1 항에 있어서,상기 반도체 칩은 시트형상의 칩 지지체 위에 탑재되고, 상기 칩 지지체는 상기 복수의 리드에 의해있는것을특징으로 하는반도체 장치.
[청구항 10]
제 1 항에 있어서,상기 단자는, 상기 수지밀봉체의 각 변에 따라 지그재그 형태로2열씩배치되어있는것을특징으로 하는반도체 장치.
[청구항 11]
제 3 항에 있어서,패드부의 면적은, 상기 반도체 칩의 면적보다도 작은 것특징으로 하는반도체 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 1 및 청구항 2에 기재된 반도체 장치에서, 복수 리드의 일 단부와 현수리드의 일 단부가 수지밀봉체와 관련하여 공통적으로 갖는 노출 및 피복 상태는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation청구항 1의 복수 리드와 청구항 2의 현수리드 일 단부가 수지밀봉체와 관련하여 갖는 공통적인 노출 및 피복 상태를 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 복수 리드의 일 단부는 수지밀봉체의 측면으로부터 외부로 노출되고 전주가 수지에 의해 덮여 있다고 명시되어 있다.
- 상기 복수 리드의 각각의 일 단부는, 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주(全周)가 상기 수지밀봉체를 구성하는 수지에 의해 덮여져 있는
-
3근거 선택
evidence_selection청구항 2에서 현수리드의 일 단부 역시 수지밀봉체의 측면으로부터 외부로 노출되고 전주가 수지에 의해 덮여 있다고 명시되어 있다.
- 상기 복수의 현수리드의 각각의 일 단부는 상기 수지밀봉체의 코너부의 근방에서 분기되어 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주가 상기 수지밀봉체를 구성하는 수지에 의해있는것을
-
4논리 통합
logical_integration두 청구항의 리드 일 단부는 모두 '수지밀봉체의 측면으로부터 외부로 노출'되며, '그 전주가 수지에 의해 덮여(피복되어) 있는' 상태를 공통적으로 가진다.
-
5결론 도출
conclusion_formulation복수 리드와 현수리드 모두 수지밀봉체의 측면으로부터 외부로 노출되고, 그 전주가 수지에 의해 덮여 있는 상태이다.
-
6답변 생성
answer_generation추출된 공통 상태를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주가 상기 수지밀봉체를 구성하는 수지에 의해 덮여져 있는 상태이다.
핵심 해석 (core_interpretation)
반도체 장치의 리드 및 현수리드 단부가 수지밀봉체의 측면을 통해 외부로 노출되면서도, 리드의 둘레 전체가 수지에 의해 완전히 피복되어 보호되는 구조를 나타낸다.