ＤＣ 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터 document_id 1020030097756

[청구항 1] 입력전압을 트랜스컨덕턴스에 비례한 대칭된 차동 출력전류를 생성하는 트랜스컨덕터회로에 있어서, 선형전류 생성부와 캐스코드된 출력 부하부로 구성되고, 상기 선형전류 생성부는 트라이오드 영역에서 동작하는 nmos 입력 트랜지스터, 상기 입력 트랜지스터의 드레인 노드전압을 입력받아 상기 입력 트랜지스터가 항상 트라이오드 영역에서 동작하도록 상기 입력 트랜지스터의 드레인-소스전압을 제어하는 캐스코드 nmos 트랜지스터, 및 제1 반전증폭기로 이루어진 2쌍의 차동입력쌍 구조를 포함하며, 출력 부하부는 출력저항을 증대시키도록 배치되는 pmos 트랜지스터, 제2 반전증폭기 및 상기 공통모드제어dc옵셋제거회로로부터 입력되는 전류를 미러링하는 pmos 트랜지스터를 포함하는 트라이오드 영역형 트랜스컨덕터회로의 코어회로; 및 상기 코어회로의 출력 dc값을 잡아주고 입력전압에 포함된 dc 옵셋과 코어회로에서 발생된 dc옵셋 성분을 받아 dc 옵셋제거 기능을 가지는 공통모드제어 dc 옵셋제거회로부 를 포함하는 것을 특징으로 하는 트랜스컨덕터 [청구항 3] 제1 항에 있어서,상기dc 옵셋제거회로부는 상기 코어회로에 입력 트랜지스터와 동일한 복수개의 차동신호를 입력 받아 입력전압에 비례하는 선형 공통전류를 생성 및 입력전압에 포함된 dc 옵셋을 검출하고 상기 코어회로의 출력전압과 기준 공통모드전압(vcm)의 차이를 비교 증폭한 신호와 연계하여 출력 dc 안정화 및 dc옵셋제거 전압을 발생시키고, 상기 코어회로의 출력전압과 양의 비반전 증폭된 상기 dc 옵셋제거회로의 출력신호는상기코어회로의출력부하미러 트랜지스터의게이트피드백되는것을특성으로 하는트랜스컨덕터. [청구항 4] 제3 항에 있어서,상기dc 옵셋제거회로부의 구조는, 상기 코어회로의 선형전류생성부와 동일한 구조이고 트랜스컨덕턴스 변화전압을 통해 상기 코어회로와 동일한 제어를 받는 전류생성회로부;상기 전류생성회로부와 연결되어 전류를 공급 받고, 상기 코어회로의 두 출력전압과 기준 공통모드전압을 입력받는 2 쌍의 차동증폭 트랜지스터로 구성된 차동증폭 트랜스컨덕터부;상기 전류생성회로부와 차동증폭 트랜스컨덕터부에 연결되고, 부하 및 전류미러 역할을 수행하는 드레인과 게이트가 연결된 트랜지스터들로 구성된부하회로부포함하는것을특징으로 하는트랜스컨덕터. [청구항 5] 제1 항에 있어서,상기 제1 반전 증폭기는 상기 입력 트랜지스터가 항상 트라이오드 영역에서 동작하도록 입력 트랜지스터의 두 드레인 노드 전압을 입력받으며 또한, 상기 코어회로 차동양단의 비대칭 dc 옵셋전압생성을 보정하기 위하여반전피드백차동증폭기구조가지는것을특징으로 하는트랜스컨덕터. [청구항 6] 제5 항에 있어서,상기 제1 반전 증폭기는 제1 nmos 트랜지스터(m30,m31)의 드레인과 같은 노드를 공유하는 트랜스컨덕턴스변화전압(vc)을 게이트 전압으로 갖는 제2 nmos 트랜지스터(m33,m34)의 소스에 입력되어 공통 게이트 증폭을 하고 제3 nmos 트랜지스터(m35,m36)의 게이트에 입력되어 반전증폭을 하고 다시 초기입력 노드에 소스를 공유하는 제4 nmos 트랜지스터(m2a,m2b)의 게이트에 연결되는 형태를 구비한구조인것을특징으로 하는트랜스컨덕터. [청구항 7] 제1 항에 있어서,상기의 제2 반전 증폭기는 기준 공통모드전압(vcm)을 받아 전류를 생성하는 제1 pmos 트랜지스터(m4a,m4b)의 드레인 전압을 입력으로 하여 게이트에서 소스로 버퍼링하는 제2 nmos 트랜지스터(m55,m56)와 이 전압을 차동 증폭하는 제3 nmos 트랜지스터(m53,m54)와 드레인 출력 전압을 제4 pmos 트랜지스터(m3a,m3b)의 게이트에 연결되는 형태를 구비한구조인것을특징으로 하는트랜스컨덕터. [청구항 8] 제4 항에 있어서,상기dc 옵셋제거회로의 전류생성회로부의 반전증폭기는 제1 nmos 트랜지스터(m30,m31)의 드레인과 같은 노드를 공유하는 트랜스컨덕턴스 변화전압(vc)을 게이트 전압으로 갖는 제2 nmos 트랜지스터(m33,m34)의 소스에 입력되어 공통 게이트 증폭을 하고 제3 nmos 트랜지스터(m35,m36)의 게이트에 입력되어 반전증폭을 하고 다시 초기입력 노드에 소스를 공유하는 제4 nmos 트랜지스터(m2a,m2b)의 게이트에 연결되는 형태를 구비한구조인것을특징으로 하는트랜스컨덕터. [청구항 9] 제1 항, 제 6항, 제7 항 및 제8 항 중 어느 한 항에 있어서,상기 코어회로 구조에서 입력 트랜지스터들이 pmos일 경우에는 각각의 nmos 트랜지스터는 pmos 트랜지스터로, pmos트랜지스터는 nmos트랜지스터로 대치시킬 수있는것을특징으로 하는트랜스컨덕터.