문맥 (context)
[청구항 13]
제12항에 있어서,상기 제1 컨택트홀은 상기 게이트 절연막의 소스 대응 영역 및 드레인 대응 영역의 각각에 개구되고, 상기 제1 컨택트홀의 각각에는 상기 제1 컨택트가 매립되고, 상기 소스 전극은 대응하는 상기 제1 컨택트를 통하여 상기 반도체막의 소스 영역에 접속되고, 상기 드레인 전극은 대응하는 상기 제1 컨택트를 통하여상기반도체막의드레인 영역접속되어있는것을특징으로 하는박막 트랜지스터.
[청구항 14]
제13항에 있어서,상기 소스 전극 및 상기 드레인 전극은, 상기 제1 컨택트 및 상기 게이트 전극을 덮은 층간 절연막의 상기 제1 컨택트 대응 영역에 각각 개구된 제2 컨택트홀에서 대응하는상기소스영역과상기드레인 영역접속되는것을특징으로 하는박막 트랜지스터.
[청구항 15]
제12항에 있어서,상기 제1 컨택트홀은 상기 게이트 절연막의 소스 대응 영역 및 드레인 대응 영역 중 어느 한쪽에 개구되고, 상기 제1 컨택트홀에는 상기 제1 컨택트가 매립되고, 상기 소스 전극 및 상기 드레인 전극 중 어느 한쪽이 상기 제1 컨택트를 통하여 대응하는상기반도체막의소스영역또는드레인접속되어있는것을특징으로 하는박막 트랜지스터.
[청구항 16]
제15항에 있어서,상기 소스 전극 및 상기 드레인 전극의 다른 쪽은, 상기 게이트 전극 및 상기 게이트 절연막을 덮어 형성된 층간 절연막과, 상기 게이트 절연막과의 대응 영역에, 상기 반도체막 표면이 바닥부에 노출하도록 개구된 제2 컨택트홀을 통하여 상기 반도체막의 대응하는드레인 영역또는소스영역접속되는것을특징으로 하는박막 트랜지스터.
[청구항 17]
제12항에 있어서,상기 게이트 전극 및 상기 제1 컨택트는고융점금속재료인것을특징으로 하는박막 트랜지스터.
[청구항 19]
제18항에 있어서,상기 제1 컨택트홀은 상기 게이트 절연막의 소스 대응 영역 및 드레인 대응 영역의 각각에 개구되고, 상기 제1 컨택트홀의 각각에는 상기 제1 컨택트가 매립되고, 상기 소스 전극 및 상기 드레인 전극은, 상기 제1 컨택트 및 상기 게이트 전극을 덮은 층간 절연막의 상기 제1 컨택트 대응 영역에 각각 개구된 제2 컨택트홀로 대응하는상기소스영역과상기드레인 영역접속되는것을특징으로 하는액티브 매트릭스형 표시 장치.
[청구항 20]
제19항에 있어서,상기 소스 전극 및 상기 드레인 전극을 덮어 평탄화 절연막이 더 형성되고,상기 평탄화 절연막의 상기 소스 전극 및 상기 드레인 전극 중 어느 한쪽의 대응 영역에 제3 컨택트홀이 형성되고, 상기 제3 컨택트홀로, 대응하는 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 화소 전극이전기적접속되어있는것을특징으로 하는액티브 매트릭스형 표시 장치.
[청구항 21]
제18항에 있어서,상기 제1 컨택트홀은 상기 게이트 절연막의 소스 대응 영역 및 드레인 대응 영역 중 어느 한쪽에 개구되고, 상기 제1 컨택트홀에는 상기 제1 컨택트가 매립되고, 상기 소스 전극 및 상기 드레인 전극 중 어느 한쪽이 상기 제1 컨택트를 통하여 대응하는상기반도체막의소스영역또는드레인접속되어있는것을특징으로 하는액티브 매트릭스형 표시 장치.
[청구항 22]
제21항에 있어서,상기 소스 전극 및 상기 드레인 전극의 다른 쪽은, 상기 게이트 전극 및 상기 게이트 절연막을 덮어 형성된 층간 절연막과, 상기 게이트 절연막과의 대응 영역에, 상기 반도체막 표면이 바닥부에 노출하도록 개구된 제2 컨택트홀을 통하여 상기 반도체막의 대응하는드레인 영역또는소스영역접속되어있는것을특징으로 하는액티브 매트릭스형 표시 장치.
[청구항 23]
제22항에 있어서,상기 소스 전극 및 상기 드레인 전극을 덮어 평탄화 절연막이 더 형성되고,상기 평탄화 절연막의 상기 소스 전극 및 상기 드레인 전극 중 어느 한쪽의 대응 영역에 제3 컨택트홀이 형성되고, 상기 제3 컨택트홀로, 대응하는 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 화소 전극이전기적접속되어있는것을특징으로 하는액티브 매트릭스형 표시 장치.
[청구항 24]
제18항에 있어서,상기 게이트 전극 및 상기 제1 컨택트는고융점금속재료인것을특징으로 하는액티브 매트릭스형 표시 장치.
지시문 (instruction)
주어진 특허 청구항을 읽고 구성요소 사이의 연결 및 상호작용을 분석하여 질문에 답하라. 요구되는 정보를 명확한 구조로 정리하라.
질문 (question)
제13항 및 제14항의 구성을 모두 포함하는 박막 트랜지스터에서, 소스 전극과 드레인 전극이 각각 반도체막의 소스 영역 및 드레인 영역에 접속되는 경로는 각각 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제13항과 제14항의 구성을 모두 포함하는 박막 트랜지스터에서 소스 전극과 드레인 전극이 반도체막의 소스 및 드레인 영역에 접속되는 경로를 파악해야 한다.
-
2정보 추출
information_extraction제13항에서 소스 전극은 제1 컨택트를 통해 소스 영역에 접속되고, 드레인 전극은 제1 컨택트를 통해 드레인 영역에 접속됨을 확인한다.
- 상기 소스 전극은 대응하는 상기 제1 컨택트를 통하여 상기 반도체막의 소스 영역에 접속되고, 상기 드레인 전극은 대응하는 상기 제1 컨택트를 통하여 상기 반도체막의 드레인 영역 접속되어있는
-
3근거 선택
evidence_selection제14항에서 소스 전극 및 드레인 전극이 제2 컨택트홀을 통해 소스 영역 및 드레인 영역에 접속된다는 구성을 추출한다.
- 상기 소스 전극 및 상기 드레인 전극은, 상기 제1 컨택트 및 상기 게이트 전극을 덮은 층간 절연막의 상기 제1 컨택트 대응 영역에 각각 개구된 제2 컨택트홀에서 대응하는 상기 소스 영역과 상기 드레인 영역 접속되는
-
4논리 통합
logical_integration제13항과 제14항을 결합하면, 전극이 접속되는 경로는 제1 컨택트와 제2 컨택트홀을 거치는 경로임을 알 수 있다.
-
5결론 도출
conclusion_formulation소스 전극과 드레인 전극은 각각 제1 컨택트 및 층간 절연막에 개구된 제2 컨택트홀을 통하여 반도체막의 소스 영역 및 드레인 영역에 접속된다.
-
6답변 생성
answer_generation질문에 대해 추출된 경로 정보를 바탕으로 최종 답변을 구성한다.
최종 답변 (final_answer)
소스 전극과 드레인 전극은 각각 제1 컨택트 및 상기 제1 컨택트 및 상기 게이트 전극을 덮은 층간 절연막의 상기 제1 컨택트 대응 영역에 각각 개구된 제2 컨택트홀을 통하여 각각의 소스 영역 및 드레인 영역에 접속된다.
핵심 해석 (core_interpretation)
박막 트랜지스터의 소스 및 드레인 전극이 제1 컨택트와 층간 절연막의 제2 컨택트홀을 거쳐 반도체막의 각 영역에 전기적으로 연결되는 구조를 설명하고 있다.