문맥 (context)
[청구항 1]
소정의 색을 구현하는 다수개의 단위화소와, 전원전압을 전달하는 전원전압라인과, 캐소드전압을 전달하는 캐소드전압라인을 포함하는 디스플레이 패널에 있어서
상기 디스플레이 패널은
상기 전원전압라인과 상기 캐소드전압라인에 연결되는 캐패시터를 통하여 상기 전원전압라인의 노이즈를 방지하는 노이즈방지수단을 구비하는 것을 특징으로 하는 표시장치
[청구항 2]
제 1 항에 있어서,상기 노이즈방지수단은 전원전압라인영역과 캐소드전압라인영역을 포함하는 절연기판과; 상기 절연기판중 상기 전원전압라인영역과, 캐소드전압라인영역상에 형성된 반도체패턴과; 상기 반도체패턴을 포함한 상기 절연기판상에 형성된 게이트 절연막과; 상기 게이트 절연막상에서 형성되는 게이트메탈과; 상기 게이트메탈을 포함한 게이트 절연막상에 형성되고, 상기 반도체패턴을 노출시키는 제 1 콘택홀과 상기 게이트를 노출시키는 제 2 콘택홀을 구비한 층간 절연막과; 상기 층간절연막의 제 1 콘택홀을 통해 상기 반도체패턴과 콘택되고, 상기 전원전압라인영역의 층간 절연막상에 형성된 제 1 소스/드레인메탈과; 상기 층간절연막의 제 2 콘택홀을 통해 상기 게이트메탈에 콘택되고, 상기 캐소드전압라인영역의 층간절연막상에 형성된 제 2 소스/드레인메탈을 포함하되, 상기 캐패시터는 상기 게이트메탈과 반도체패턴이 중첩되므로써 형성되는 제 1 캐패시터와, 상기 게이트메탈과 제 1 소스/드레인 메탈을 중첩시켜 형성되는 제 2 캐패시터 인것을 특징으로 하는 전원의 노이즈감소하는표시장치.
[청구항 3]
제 1 항에 있어서,상기 노이즈방지수단은, 전원전압라인영역과 캐소드전압라인영역을 포함하는 절연기판과; 상기 절연기판중 상기 전원전압라인영역과, 캐소드전압라인영역상에 형성된 반도체패턴과; 상기 반도체패턴을 포함한 상기 절연기판상에 형성된 게이트 절연막과; 상기 게이트 절연막상에서 형성된 게이트메탈과; 상기 게이트 절연막상에 형성되고, 상기 반도체패턴을 노출시키는 제 1 콘택홀과 상기 게이트메탈을 노출시키는 제 2 콘택홀을 구비한 층간 절연막과; 상기 제 1 콘택홀을 통해 상기 반도체패턴에 콘택되고, 상기 층간절연막의 제 1 콘택홀을 통해 상기 반도체패턴과 콘택되고, 상기 전원전압라인영역의 층간 절연막상에 형성된 제 1 소스/드레인메탈과; 상기 제 2 콘택홀을 통해 상기 게이트메탈에 콘택되고, 상기 캐소드전압라인영역의 층간절연막상에 형성되는 제 2 소스/드레인메탈을 포함하되, 상기 캐패시터는 상기 게이트메탈과 상기 반도체패턴을 중첩시켜 형성하는 것을 특징으로 하는 전원의 노이즈감소하는표시장치.
[청구항 4]
제 3 항에 있어서,상기 게이트메탈은 상기 제 1 소스/드레인 메탈과 중첩되지 않는 범위에서 형성되는 것을 특징으로 하는 전원의 노이즈감소하는표시장치.
[청구항 5]
제 1 항에 있어서,상기 노이즈방지수단은, 전원전압라인영역과 캐소드전압라인영역을 포함하는 절연기판과; 상기 절연기판중 상기 전원전압라인영역과, 캐소드전압라인영역상에 형성된 반도체패턴과; 상기 반도체패턴을 포함한 상기 절연기판상에 형성된 게이트 절연막과; 상기 전원전압라인영역에서 상기 게이트 절연막상에 형성되는 제 1 게이트메탈과; 상기 캐소드전압라인영역에서 상기 게이트 절연막상에 형성되는 제 2 게이트메탈과; 상기 게이트 절연막상에 형성되고, 상기 전원전압라인영역에서 상기 제 1 게이트메탈을 노출시키는 제 1 콘택홀과, 상기 전원전압라인영역에서 상기 반도체패턴을 노출시키는 제 2 콘택홀과, 상기 제 2 게이트메탈을 노출시키는 제 3 콘택홀을 구비한 층간 절연막과; 상기 제 1 콘택홀을 통해 상기 제 1 게이트메탈과 콘택되고, 상기 제 2 콘택홀을 통해 상기 반도체패턴과 콘택되고, 상기 전원전압라인영역의 층간 절연막상에 형성된 제 1 소스/드레인메탈과; 상기 제 3 콘택홀을 통해 상기 게이트메탈과 콘택되고, 상기 캐소드전압라인영역의 층간절연막상에 형성된 제 2 소스/드레인메탈을 포함하되, 상기 캐패시터는 상기 게이트메탈과 반도체패턴을 중첩시키므로써 형성되는 것을 특징으로 하는 전원의 노이즈감소하는표시장치.
[청구항 6]
제 5 항에 있어서,상기 제 2 게이트메탈은 상기 제 1 소스/드레인메탈과 중첩되지 않는 범위에서 형성되는 것을 특징으로 하는 전원의 노이즈감소하는표시장치.
[청구항 7]
제 5 항에 있어서,상기 제 1 게이트메탈은 상기 제 1 소스/드레인메탈과 중첩되는 것을 특징으로 하는 전원의 노이즈감소하는표시장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 2에 기재된 노이즈방지수단에 포함된 캐패시터는 어떠한 구성 요소들의 중첩을 통해 제 1 캐패시터와 제 2 캐패시터로 각각 형성되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation청구항 2를 바탕으로 제 1 캐패시터와 제 2 캐패시터가 각각 어떤 구성 요소들의 중첩으로 형성되는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 2에서 캐패시터의 형성 방식에 관한 구절을 추출한다.
- 상기 캐패시터는 상기 게이트메탈과 반도체패턴이 중첩되므로써 형성되는 제 1 캐패시터와, 상기 게이트메탈과 제 1 소스/드레인 메탈을 중첩시켜 형성되는 제 2 캐패시터
-
3근거 선택
evidence_selection제 1 캐패시터와 제 2 캐패시터의 구성 요소가 명시된 핵심 문구를 선택한다.
- 상기 게이트메탈과 반도체패턴이 중첩되므로써 형성되는 제 1 캐패시터와, 상기 게이트메탈과 제 1 소스/드레인 메탈을 중첩시켜 형성되는 제 2 캐패시터
-
4논리 통합
logical_integration제 1 캐패시터는 '게이트메탈'과 '반도체패턴'의 중첩이며, 제 2 캐패시터는 '게이트메탈'과 '제 1 소스/드레인 메탈'의 중첩임을 연결한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 각 캐패시터의 중첩 구성을 정리한다.
-
6답변 생성
answer_generation최종 답변 형식을 갖추어 출력한다.
최종 답변 (final_answer)
제 1 캐패시터는 게이트메탈과 반도체패턴의 중첩을 통해 형성되고, 제 2 캐패시터는 게이트메탈과 제 1 소스/드레인 메탈의 중첩을 통해 형성된다.
핵심 해석 (core_interpretation)
노이즈방지수단 내의 캐패시터가 게이트메탈을 공통 전극으로 하여 반도체패턴 및 제 1 소스/드레인 메탈과의 중첩을 통해 각각 제 1 및 제 2 캐패시터로 구성됨을 나타낸다.