가공데이터 · 특허 지식베이스

레지스트의 베이크 조건 설정 장치 및 방법 document_id 1020040015577

출원번호
1020040015577
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제 1 항에 있어서,상기 기판은 석영(quartz)또는유리이루어진것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 3] 제 1 항에 있어서,상기 기판은 표면에 절연막이 형성된실리콘 웨이퍼로이루어진것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 4] 제 3 항에 있어서,상기 절연막은 sio2, si3n4, ta2o5, sog로 이루어진 그룹에서 선택된적어도하나로이루어지는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 5] 제 1 항에 있어서,상기 테스트 패턴은 cr, mosion, tision 및 tasion으로 이루어진 그룹에서 선택된적어도하나로이루어지는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 6] 제 1 항에 있어서,상기 테스트 패턴은 al, cu, w, mo 및 ti로 이루어진 그룹에서 선택된적어도하나로이루어지는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 7] 제 1 항에 있어서,상기 테스트 패턴은 그두께인것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 8] 제 1 항에 있어서,상기 기판과 테스트 패턴 사이에는위상반전물질형성되는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 9] 제 8 항에 있어서,상기 위상반전물질은 mosion, tision 및 tasion으로 이루어진 그룹에서 선택된적어도하나로이루어지는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 10] 제 1 항에 있어서,상기 레지스트는 화학증폭형 레지스트, 전자빔(e-beam)용 레지스트 또는 광학(optic)용레지스트인것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 11] 제 1 항에 있어서,상기 레지스트의 저항 측정시 상기 기판의 표면 전도효과를 줄이기 위하여 상기 테스트 패턴 사이의 기판 표면에는소정깊이의트렌치형성된것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 12] 제 1 항에 있어서,상기 레지스트의 베이크 조건 설정 장치는 포토마스크 제조 또는 반도체 제조를 위한소프트 베이크 공정및노광후공정적용되는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 15] 제 13 항에 있어서,상기 테스트 패턴은 cr, mosion, tision 및 tasion으로 이루어진 그룹에서 선택된적어도하나로이루어지는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 16] 제 13 항에 있어서,상기 테스트 패턴은 al, cu, w, mo 및 ti로 이루어진 그룹에서 선택된적어도하나로이루어지는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 17] 제 13 항에 있어서,상기 테스트 패턴은 그두께인것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 18] 제 13 항에 있어서,상기 기판과 테스트 패턴 사이에는위상반전물질형성되는것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 19] 제 13 항에 있어서,상기 레지스트는 화학증폭형 레지스트, 전자빔(e-beam)용 레지스트 또는 광학(optic)용레지스트인것을특징으로 하는레지스트의 베이크 조건 설정 장치. [청구항 20] 제 13 항에 있어서,상기 레지스트의 저항 측정시 상기 기판의 표면 전도효과를 줄이기 위하여 상기 테스트 패턴 사이의 기판 표면에는소정깊이의트렌치형성된것을특징으로 하는레지스트의 베이크 조건 설정 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
레지스트의 저항 측정 시 기판의 표면 전도효과를 감소시키기 위해 테스트 패턴 사이에 형성되는 구조는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    레지스트 저항 측정 시 기판의 표면 전도효과를 감소시키기 위해 테스트 패턴 사이에 형성되는 구조를 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 11 및 20에서 레지스트의 저항 측정 시 기판의 표면 전도효과를 줄이기 위한 구성에 관한 내용을 추출한다.

    • 상기 레지스트의 저항 측정시 상기 기판의 표면 전도효과를 줄이기 위하여 상기 테스트 패턴 사이의 기판 표면에는소정깊이의트렌치형성된것을특징으로 하는
  3. 3근거 선택evidence_selection

    질문에서 요구하는 목적(표면 전도효과 감소)과 수단(테스트 패턴 사이의 구조)이 명시된 구절을 선택한다.

    • 상기 테스트 패턴 사이의 기판 표면에는소정깊이의트렌치형성된것
  4. 4논리 통합logical_integration

    기판의 표면 전도효과를 줄이기 위한 목적으로 테스트 패턴 사이에 형성되는 구조는 '소정 깊이의 트렌치'임을 확인한다.

    • 상기 레지스트의 저항 측정시 상기 기판의 표면 전도효과를 줄이기 위하여 상기 테스트 패턴 사이의 기판 표면에는소정깊이의트렌치형성된것
  5. 5결론 도출conclusion_formulation

    질문에 대한 직접적인 답변으로 '소정 깊이의 트렌치'를 도출한다.

    • 소정깊이의트렌치형성된것
  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 최종 답변을 작성한다.

    • 소정깊이의트렌치형성된것
최종 답변 (final_answer)
소정 깊이의 트렌치
핵심 해석 (core_interpretation)
레지스트의 저항 측정 시 기판 표면의 전도 효과로 인한 간섭을 방지하기 위해, 테스트 패턴 사이의 기판 표면에 트렌치를 형성하는 기술적 구성에 관한 것이다.