제어신호 발생기, 스캔 기능을 수행하는 래치회로, 및상기 펄스 발생기와 상기 래치를 구비하는 플립플롭 document_id 1020040034548

[청구항 1] 래치회로와 제어신호 발생기를 구비하는 플립플롭에서 상기 래치회로의 작동을 제어하기 위한 상보적인 펄스들과 상보적인 내부 클락신호들을 발생하는 상기 제어신호 발생기에 있어서, 제1입력단으로 입력되는 클락신호와 제2입력단으로 입력되는 신호를 부정 논리곱하고 그 결과로서 상기 펄스들의 제1펄스를 발생하는 제1nand게이트 상기 제1펄스를 반전시키고, 그 결과로서 상기 펄스들의 제2펄스를 발생하는 제1인버터 접지전원과 상기 제2입력단사이에 접속되고, 제어단으로 입력되는 상기 제2펄스에 응답하여 스위칭되는 제1스위칭 회로 스캔 인에이블 신호와 상기 클락신호를 부정 논리곱하고 그 결과로서 상기 내부 클락신호들의 제1내부 클락신호를 출력하는 제2nand 게이트 상기 제1내부 클락신호를 반전시키고, 그 결과로서 상기 내부 클락신호들의 제2내부 클락신호를 발생하는 제2인버터 상기 제2입력단과 상기 접지전압사이에 접속되고, 제어단으로 입력되는 상기 스켄 인에이블 신호에 응답하여 스위칭되는 제2스위칭 회로 상기 제2입력단의 신호를 반전시키는 제3인버터; 및 상기 스캔 인에이블 신호와 상기 제3인버터의 출력신호에 기초하여 상기 클락신호를 상기 제2입력단으로 전송하는 전송회로를 구비하는 것을 특징으로 하는 제어신호 발생기 [청구항 2] 제1항에 있어서,상기 전송회로는 트라이-스테이트버퍼인것을특징으로 하는제어신호 발생기. [청구항 3] 제1항에 있어서,상기 전송회로는, 상기 클락신호를 반전시키는 제4인버터; 및 상기 스캔 인에이블 신호와 상기 제3인버터의 출력신호에 기초하여 상기 제4인버터의 출력신호를 상기 제2입력단으로 전송하는 전송-게이트구비하는것을특징으로 하는제어신호 발생기. [청구항 4] 플립플롭에 사용되는 래치회로에 있어서, 입력신호를 수신하고, 펄스들에 기초하여 상기 입력신호를 자신의 출력단으로 전송하는 제1전송회로 스캔 입력신호를 수신하고, 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단에 접속되고, 상기 펄스들에 기초하여 상기 제1전송회로의 출력신호와 상기 제2전송회로의 출력신호 중에서 어느 하나를 래치하는 제1래치를 구비하고, 상기 제1전송회로는 트라이-스테이트 버퍼이고, 상기 제2전송회로는, 상기 내부 클락신호들에 기초하여 상기 스캔 입력신호를 전송하는 트라이-스테이트 버퍼 상기 트라이-스테이트 버퍼의 출력단의 신호를 래치하는 제2래치 상기 트라이-스테이트 버퍼의 출력단에 입력단이 접속된 인버터 및 상기 인버터의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 전송-게이트를 구비하고, 상기 제1래치는, 상기 펄스들을 제어신호들로서 수신하고, 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 트라이-스테이트 버퍼 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 인버터를 구비하는 것을 특징으로 하는 래치회로 [청구항 5] 플립플롭에 사용되는 래치회로에 있어서, 입력신호를 수신하고, 펄스들에 기초하여 상기 입력신호를 자신의 출력단으로 전송하는 제1전송회로 스캔 입력신호를 수신하고, 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단에 접속되고, 상기 펄스들에 기초하여 상기 제1전송회로의 출력신호와 상기 제2전송회로의 출력신호 중에서 어느 하나를 래치하는 제1래치를 구비하고, 상기 제1전송회로는 트라이-스테이트 버퍼이고, 상기 제2전송회로는, 상기 내부 클락신호들에 기초하여 상기 스캔 입력신호를 전송하는 제1트라이-스테이트 버퍼 상기 제1트라이-스테이트 버퍼의 출력단의 신호를 래치하는 제2래치 상기 제1트라이-스테이트 버퍼의 출력단과 상기 제2전송회로의 출력단사이에 접속되고, 상기 내부 클락신호들에 기초하여 상기 제1트라이-스테이트 버퍼의 출력단의 신호를 상기 제2전송회로의 출력단으로 전송하는 제2트라이-스테이트 버퍼를 구비하고, 상기 제1래치는, 상기 펄스들을 제어신호들로서 수신하고, 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 트라이-스테이트 버퍼 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 인버터를 구비하는 것을 특징으로 하는 래치회로 [청구항 6] 플립플롭에 사용되는 래치회로에 있어서, 입력신호를 수신하고, 펄스들에 기초하여 상기 입력신호를 자신의 출력단으로 전송하는 제1전송회로 스캔 입력신호를 수신하고, 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단에 접속되고, 상기 펄스들에 기초하여 상기 제1전송회로의 출력신호와 상기 제2전송회로의 출력신호 중에서 어느 하나를 래치하는 제1래치를 구비하고, 상기 제1전송회로는, 상기 입력신호를 반전시키는 인버터 및 상기 펄스들에 기초하여 상기 인버터의 출력신호를 상기 제1전송회로의 출력단으로 전송하는 전송-게이트를 구비하고, 상기 제2전송회로는, 상기 내부 클락신호들에 기초하여 상기 스캔 입력신호를 전송하는 트라이-스테이트 버퍼 상기 트라이-스테이트 버퍼의 출력단의 신호를 래치하는 제2래치 상기 트라이-스테이트 버퍼의 출력단에 입력단이 접속된 인버터 및 상기 인버터의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 전송-게이트를 구비하고, 상기 제1래치는, 상기 펄스들을 제어신호들로서 수신하고, 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 트라이-스테이트 버퍼 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 인버터를 구비하는 것을 특징으로 하는 래치회로 [청구항 9] 플립플롭에 사용되는 래치회로에 있어서, 입력신호를 수신하고, 펄스들에 기초하여 상기 입력신호를 자신의 출력단으로 전송하는 제1전송회로 스캔 입력신호를 수신하고, 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단에 접속되고, 상기 펄스들에 기초하여 상기 제1전송회로의 출력신호와 상기 제2전송회로의 출력신호 중에서 어느 하나를 래치하는 제1래치를 구비하고, 상기 제1전송회로는, 상기 입력신호를 반전시키는 인버터 및 상기 펄스들에 기초하여 상기 인버터의 출력신호를 상기 제1전송회로의 출력단으로 전송하는 전송-게이트를 구비하고, 상기 제2전송회로는, 상기 내부 클락신호들에 기초하여 상기 스캔 입력신호를 전송하는 제1트라이-스테이트 버퍼 상기 제1트라이-스테이트 버퍼의 출력단의 신호를 래치하는 제2래치 상기 제1트라이-스테이트 버퍼의 출력단과 상기 제2전송회로의 출력단사이에 접속되고, 상기 내부 클락신호들에 기초하여 상기 제1트라이-스테이트 버퍼의 출력단의 신호를 상기 제2전송회로의 출력단으로 전송하는 제2트라이-스테이트 버퍼를 구비하고, 상기 제1래치는, 상기 펄스들을 제어신호들로서 수신하고, 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 트라이-스테이트 버퍼 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 인버터를 구비하는 것을 특징으로 하는 래치회로 [청구항 11] 플립플롭에 사용되는 래치 회로에 있어서, 입력신호와 펄스의 조합에 기초하여 전원전압, 접지전원전압과 하이-임피이던스 중에서 하나를 출력하는 제1전송회로 상기 제1전송회로의 출력신호를 반전시키는 인버터 상기 제1전송회로의 출력단과 전원사이에 접속되고, 게이트가 상기 인버터의 출력단에 접속되는 제1pmos트랜지스터 상기 전원과 상기 래치회로의 출력단사이에 접속되고, 게이트가 상기 제1전송회로의 출력단에 접속되는 제2pmos 트랜지스터 일단이 상기 래치회로의 출력단에 접속되고, 게이트가 상기 제1전송회로의 출력단에 접속되는 제1nmos 트랜지스터 상기 제1nmos 트랜지스터의 타단과 접지전원사이에 접속되고, 상기 펄스가 게이트로 입력되는 제2nmos 트랜지스터 스캔 입력신호를 수신하고, 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 및 상기 래치회로의 출력단과 상기 제2전송회로의 출력단에 접속되는 래치를 구비하는 것을 특징으로 하는 래치회로 [청구항 12] 제11항에 있어서,상기 래치는 직렬로 접속된제1인버터와제2인버터구비하는것을특징으로 하는래치회로. [청구항 13] 플립플롭에 있어서, 클락신호와 제1상태를 갖는 스캔 인에이블 신호에 기초하여 상보적인 펄스들을 발생하고, 상기 클락신호와 제2상태를 갖는 상기 스캔 인에이블 신호에 기초하여 상보적인 내부 클락신호들을 발생하는 제어신호 발생기; 및 상기 상보적인 펄스들에 기초하여 제1입력단으로 입력되는 입력신호를 래치하고, 상기 상보적인 내부 클락신호들에 기초하여 제2입력단으로 입력되는 스캔 입력신호를 래치하는 래치회로를 구비하는 것을 특징으로 하는 플립플롭 [청구항 14] 제13항에 있어서,상기 제어신호 발생기는, 제1입력단으로 입력되는 상기 클락신호와 제2입력단으로 입력되는 신호를 부정 논리곱하고 그 결과로서 상기 펄스들 중의 제1펄스를 발생하는 제1nand게이트; 상기 제1펄스를 반전시키고, 그 결과로서 상기 펄스들 중에서 제2펄스를 발생하는 제1인버터; 접지전원과 상기 제2입력단사이에 접속되고, 제어단으로 입력되는 상기 제2펄스에 응답하여 스위칭되는 제1스위칭 회로; 스캔 인에이블 신호와 상기 클락신호를 부정 논리곱하고 그 결과로서 상기 내부 클락신호들 중의 제1내부 클락신호를 출력하는 제2nand 게이트; 상기 제1내부 클락신호를 반전시키고, 그 결과로서 상기 내부 클락신호들 중의 제2내부 클락신호를 발생하는 제2인버터; 상기 제2입력단과 상기 접지전원사이에 접속되고, 제어단으로 입력되는 상기 스켄 인에이블 신호에 응답하여 스위칭되는 제2스위칭 회로; 상기 제2입력단의 신호를 반전시키는 제3인버터; 및 상기 스캔 인에이블 신호와 상기 제3인버터의 출력신호에 기초하여 상기 클락신호를 상기 제2입력단으로 전송하는전송회로구비하는것을특징으로 하는플립플롭. [청구항 15] 제13항에 있어서,상기 래치회로는, 상기 펄스들에 기초하여 상기 입력신호를 자신의 출력단으로 전송하는 제1전송회로; 상기 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단에 접속되고, 상기 펄스들에 기초하여 상기 제1전송회로의 출력신호와 상기 제2전송회로의 출력신호 중에서 어느 하나를 래치하는래치구비하는것을특징으로 하는플립플롭. [청구항 16] 제13항에 있어서,상기 래치회로는, 상기 펄스들에 기초하여 상기 입력신호를 자신의 출력단으로 전송하는 제1전송회로; 상기 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 상기 펄스들을 제어신호들로서 수신하며, 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는 트라이-스테이트 버퍼; 및 상기 제1전송회로의 출력단과 상기 제2전송회로의 출력단사이에 접속되는인버터구비하는것을특징으로 하는플립플롭. [청구항 17] 제13항에 있어서,상기 래치회로는, 상기 입력신호와 상기 펄스들 중에서 적어도 하나의 펄스의 조합에 기초하여 전원전압, 접지전원전압과 하이-임피이던스 중에서 하나를 출력하는 제1전송회로; 상기 제1전송회로의 출력신호를 반전시키는 인버터; 상기 제1전송회로의 출력단과 전원사이에 접속되고, 게이트가 상기 인버터의 출력단에 접속되는 제1pmos트랜지스터; 상기 전원과 상기 래치회로의 출력단사이에 접속되고, 게이트가 상기 제1전송회로의 출력단에 접속되는 제2pmos 트랜지스터; 일단이 상기 래치회로의 출력단에 접속되고, 게이트가 상기 제1전송회로의 출력단에 접속되는 제1nmos 트랜지스터; 상기 제1nmos 트랜지스터의 타단과 접지전원사이에 접속되고, 상기 펄스가 게이트로 입력되는 제2nmos 트랜지스터; 스캔 입력신호를 수신하고, 내부 클락신호들에 기초하여 상기 스캔 입력신호를 자신의 출력단으로 전송하는 제2전송회로; 및 상기 래치회로의 출력단과 상기 제2전송회로의 출력단에 접속되는래치구비하는것을특징으로 하는플립플롭.