전송 데이터의 스큐를 감소시키는 데이터 코딩 방법과이를 이용한 인코딩 장치 및 디코딩 장치와 이들을구비하는 송수신 장치 및 그 송수신 방법 document_id 1020040047638

[청구항 7] 전압 영역에서의 전송을 위한 데이터를 인코딩하는 인코딩 장치에 있어서, 제1 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제1 직렬 데이터 신호를 상기 제1 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제1 병렬 데이터 신호로 변환하여 출력하는 직렬 대 병렬 변환기 상기 제1 병렬 데이터 신호를 함수 맵핑을 통해 인코딩하여 상기 제1 병렬 데이터 신호에 포함되는 비트들이 나타내는 전압 레벨의 수를 증가시키고, 제2 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제2 병렬 데이터 신호를 출력하는 함수 맵핑부; 및 상기 제2 병렬 데이터 신호를 상기 제2 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제2 직렬 데이터 신호로 변환하여 출력하는 병렬 대 직렬 변환기를 구비하는 것을 특징으로 하는 인코딩 장치 [청구항 8] 제7항에 있어서,상기제1 및 제2 직렬 데이터 신호들과 상기 제1 및 제2 병렬 데이터 신호들은 각각 3k 비트를 포함하고, 상기 제1 설정된 수는 2k이고, 상기 제2 설정된 수는 2k+j(j는정수인것을특징으로 하는인코딩 장치. [청구항 9] 제8항에 있어서,상기 함수 맵핑부는, 상기 제1 병렬 데이터 신호에 포함되는 비트들이 나타내는 상기 제1 설정된 수의 전압 레벨들 중 적어도 두 개의 전압 레벨들간의 차가 설정된 값 보다 클 때, 상기 두 개의 전압 레벨들 중 하나를 나타내는 비트를 상기 2k+j번째 전압 레벨을 나타내는비트인코딩하는것을특징으로 하는인코딩 장치. [청구항 10] 제9항에 있어서,개의 전압 레벨들 중 하나는 최상위 전압 레벨이고, 나머지 하나는최하위전압레벨인것을특징으로 하는인코딩 장치. [청구항 11] 제7항에 있어서,상기 제1 병렬 데이터 신호를 저장하고, 저장된 상기 제1 병렬 데이터 신호를 상기 함수 맵핑부에 출력하는 입력 레지스터부; 및 상기 제2 병렬 데이터 신호를 저장하고, 저장된 상기 제2 병렬 데이터 신호를 상기 병렬 대 직렬 변환기에 출력하는출력 레지스터부더구비하는것을특징으로 하는인코딩 장치. [청구항 12] 전압 영역에서의 수신 데이터를 디코딩하는 디코딩 장치에 있어서, 제1 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제1 직렬 데이터 신호를 상기 제1 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제1 병렬 데이터 신호로 변환하여 출력하는 직렬 대 병렬 변환기 상기 제1 병렬 데이터 신호를 함수 맵핑을 통해 디코딩하여 상기 제1 병렬 데이터 신호에 포함되는 비트들이 나타내는 전압 레벨의 수를 감소시키고, 제2 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제2 병렬 데이터 신호를 출력하는 함수 맵핑부; 및 상기 제2 병렬 데이터 신호를 상기 제2 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제2 직렬 데이터 신호로 변환하여 출력하는 병렬 대 직렬 변환기를 구비하는 것을 특징으로 하는 디코딩 장치 [청구항 13] 제12항에 있어서,상기제1 및 제2 직렬 데이터 신호들과 상기 제1 및 제2 병렬 데이터 신호들은 각각 3k 비트를 포함하고, 상기 제1 설정된 수는 2k+j(j는 정수)이고, 상기 제2 설정된 수인것을특징으로 하는디코딩 장치. [청구항 14] 제13항에 있어서,상기 함수 맵핑부는, 상기 제1 병렬 데이터 신호가 상기 2k+j번째 전압 레벨을 나타내는 비트들을 포함할 때, 상기 2k+j번째 전압 레벨을 나타내는 비트들을 상기 2k개의 전압 레벨들 중 하나를 나타내는 비트들로디코딩하는것을특징으로 하는디코딩 장치. [청구항 15] 제12항에 있어서,상기 제1 병렬 데이터 신호를 저장하고, 저장된 상기 제1 병렬 데이터 신호를 상기 함수 맵핑부에 출력하는 입력 레지스터부; 및 상기 제2 병렬 데이터 신호를 저장하고, 저장된 상기 제2 병렬 데이터 신호를 상기 병렬 대 직렬 변환기에 출력하는출력 레지스터부더구비하는것을특징으로 하는디코딩 장치. [청구항 16] 전압 영역에서 데이터를 송수신하는 장치에 있어서, 그 비트 값에 따라 제1 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제1 디지털 데이터 신호를 인코딩하여 그 비트 값에 따라 제2 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제2 디지털 데이터 신호를 출력하는 인코딩 장치 상기 제2 디지털 데이터 신호를 상기 제2 설정된 수의 전압 레벨들을 포함하는 아날로그 데이터 신호로 변환하여, 신호 라인에 출력하는 da 컨버터 상기 신호 라인을 통하여 수신되는 상기 아날로그 데이터 신호를 그 전압 레벨에 따라 상기 제2 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제3 디지털 데이터 신호로 변환하는 ad 컨버터; 및 상기 제3 디지털 데이터 신호를 디코딩하여 그 비트 값에 따라 상기 제1 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제4 디지털 데이터 신호를 출력하는 디코딩 장치를 구비하는 것을 특징으로 하는 송수신 장치 [청구항 17] 제16항에 있어서,상기 제1 내지 제4 디지털 데이터 신호들은 각각 3k 비트를 포함하고, 상기 제1 설정된 수는 2k이고, 상기 제2 설정된 수는 2k+j(j는정수인것을특징으로 하는송수신 장치. [청구항 18] 제17항에 있어서,상기 인코딩 장치는, 직렬로 수신되는 상기 제1 디지털 데이터 신호를 제1 병렬 데이터 신호로 변환하여 출력하는 직렬 대 병렬 변환기; 상기 제1 병렬 데이터 신호를 함수 맵핑을 통해 인코딩하여 상기 제1 병렬 데이터 신호에 포함되는 비트들이 나타내는 전압 레벨의 수를 증가시키고, 상기 제2 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제2 병렬 데이터 신호를 출력하는 함수 맵핑부; 및 상기 제2 병렬 데이터 신호를 직렬의 상기 제2 디지털 데이터 신호로 변환하여 출력하는병렬대직렬변환기구비하는것을특징으로 하는송수신 장치. [청구항 19] 제18항에 있어서,상기 함수 맵핑부는, 상기 제1 병렬 데이터 신호에 포함되는 비트들이 나타내는 상기 제1 설정된 수의 전압 레벨들 중 적어도 두 개의 전압 레벨들간의 차가 설정된 값 보다 클 때, 상기 두 개의 전압 레벨들 중 하나를 나타내는 비트들을 상기 2k+j번째 전압 레벨을 나타내는비트들인코딩하는것을특징으로 하는송수신 장치. [청구항 20] 제19항에 있어서,개의 전압 레벨들 중 하나는 최상위 전압 레벨이고, 나머지 하나는최하위전압레벨인것을특징으로 하는송수신 장치. [청구항 21] 제17항에 있어서,상기 디코딩 장치는, 직렬로 수신되는 상기 제3 디지털 데이터 신호를 제1 병렬 데이터 신호로 변환하여 출력하는 직렬 대 병렬 변환기; 상기 제1 병렬 데이터 신호를 함수 맵핑을 통해 디코딩하여 상기 제1 병렬 데이터 신호에 포함되는 비트들이 나타내는 전압 레벨의 수를 감소시키고, 상기 제1 설정된 수의 전압 레벨을 나타내는 비트들을 포함하는 제2 병렬 데이터 신호를 출력하는 함수 맵핑부; 및 상기 제2 병렬 데이터 신호를 직렬의 상기 제4 디지털 데이터 신호로 변환하여 출력하는병렬대직렬변환기구비하는것을특징으로 하는송수신 장치. [청구항 22] 제21항에 있어서,상기 함수 맵핑부는, 상기 제1 병렬 데이터 신호가 상기 2k+j번째 전압 레벨을 나타내는 비트들을 포함할 때, 상기 2k+j번째 전압 레벨을 나타내는 비트들을 상기 2k개의 전압 레벨들 중 하나를 나타내는 비트들로디코딩하는것을특징으로 하는송수신 장치. [청구항 23] 제17항에 있어서,상기da 컨버터는, 상기 제2 디지털 데이터 신호에 응답하여 복수의 제어 신호들을 출력하는 프리 드라이버; 및 상기 복수의 제어 신호들에 응답하여 상기 아날로그 데이터 신호를 출력하는 메인드라이버구비하는것을특징으로 하는송수신 장치. [청구항 24] 제23항에 있어서,상기 메인 드라이버는, 상기 복수의 제어 신호들 중 하나에 응답하여 출력 노드에 소정 전압 레벨을 가지는 상기 아날로그 데이터 신호를 출력하는 구동 트랜지스터; 상기 구동 트랜지스터에 내부 전압을 공급하는 패스(path)를 형성하는 터미네이션 저항; 상기 구동 트랜지스터와 그라운드 사이에서 상호 병렬로 연결되어 서로 다른 크기의 전류들을 각각 발생하는 복수의 전류원들; 및 상기 복수의 전류원들과 상기 구동 트랜지스터 사이에 각각 연결되고, 상기 복수의 제어 신호들에 응답하여 턴 온되거나 또는 턴 오프되는복수의스위치들구비하는것을특징으로 하는송수신 장치. [청구항 25] 제24항에 있어서,상기 복수의 전류원들의 수는 (2k+j)-1인것을특징으로 하는송수신 장치. [청구항 26] 제24항에 있어서,상기 복수의 전류원들에 의해 각각 발생되는 상기 전류들의 크기는 상기 복수의 전류원들 중 어느 하나에 의해 발생되는전류의크기의소정배수인것을특징으로 하는송수신 장치. [청구항 27] 제24항에 있어서,상기 스위치들 중어느 하나가 턴 온될 때 나머지 스위치들은 모두 턴오프되는것을특징으로 하는송수신 장치. [청구항 28] 제17항에 있어서,상기ad 컨버터는, 상기 아날로그 데이터 신호의 전압을 복수의 기준 전압들에 각각 비교하고, 그 비교 결과에 따라 복수의 비교 신호들을 출력하는 비교 회로; 및 상기 복수의 비교 신호들을 인코딩하여 상기 제3 디지털 데이터 신호를 출력하는인코더구비하는것을특징으로 하는송수신 장치 [청구항 29] 제28항에 있어서,상기 비교 회로는, 내부 전압과 그라운드 전압 사이에서 직렬로 연결되는 복수의 저항들; 및 상기 복수의 저항들 사이에 각각 존재하는 복수의 출력 노드들에서 각각 발생되는 상기 복수의 기준 전압들과 상기 아날로그 데이터 신호의 전압을 각각 비교하고, 그 비교 결과로서 상기 복수의 비교 신호들을 각각 출력하는복수의비교기들구비하는것을특징으로 하는송수신 장치. [청구항 30] 제29항에 있어서,상기 복수의 저항들의 수는 2k+j이고,상기복수의비교기들의수인것을특징으로 하는송수신 장치. [청구항 31] 제28항에 있어서,상기 인코더는 상기 복수의 비교 신호들의 논리 상태에 따라 대응하는 전압 레벨을 나타내는 비트 값을 포함하는상기제3디지털데이터 신호출력하는것을특징으로 하는송수신 장치. [청구항 32] 제28항에 있어서,상기 인코더는 상기 복수의 비교 신호들이 모두 논리 하이 상태일 때 최상위 전압 레벨을 나타내는 비트 값을 포함하는 상기 제3 디지털 데이터 신호를 출력하고, 상기 복수의 비교 신호들이 모두 논리 로우 상태일 때 최하위 전압 레벨을 나타내는 비트 값을 포함하는상기제3디지털데이터 신호출력하는것을특징으로 하는송수신 장치. [청구항 33] 그 비트 값에 따라 제1 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제1 디지털 데이터 신호를 인코딩하여 그 비트 값에 따라 제2 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제2 디지털 데이터 신호를 출력하는 인코딩 장치 상기 제2 디지털 데이터 신호를 상기 제2 설정된 수의 전압 레벨들을 포함하는 아날로그 데이터 신호로 변환하여, 전송 채널을 통하여 외부의 장치에 출력하는 da 컨버터 상기 전송 채널을 통하여 상기 외부의 장치로부터 수신되는 상기 아날로그 데이터 신호를 그 비트 값에 따라 상기 제2 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제3 디지털 데이터 신호로 변환하는 ad 컨버터; 및 상기 제3 디지털 데이터 신호를 디코딩하여 그 비트 값에 따라 상기 제1 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제4 디지털 데이터 신호를 출력하는 디코딩 장치를 포함하는 송수신 장치를 구비하는 것을 특징으로 하는 반도체 메모리 장치 [청구항 34] 그 비트 값에 따라 제1 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제1 디지털 데이터 신호를 인코딩하여 그 비트 값에 따라 제2 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제2 디지털 데이터 신호를 출력하는 인코딩 장치 상기 제2 디지털 데이터 신호를 상기 제2 설정된 수의 전압 레벨들을 포함하는 아날로그 데이터 신호로 변환하여, 전송 채널을 통하여 외부의 장치에 출력하는 da 컨버터 상기 전송 채널을 통하여 상기 외부의 장치로부터 수신되는 상기 아날로그 데이터 신호를 그 비트 값에 따라 상기 제2 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제3 디지털 데이터 신호로 변환하는 ad 컨버터; 및 상기 제3 디지털 데이터 신호를 디코딩하여 그 비트 값에 따라 상기 제1 설정된 수의 전압 레벨들을 나타내는 비트들을 포함하는 제4 디지털 데이터 신호를 출력하는 디코딩 장치를 포함하는 송수신 장치를 구비하는 것을 특징으로 하는 메 모리 컨트롤러