고속의 디코딩을 수행하는 파이프라인 구조의 내용 기반적응적 이진 산술 디코더 document_id 1020040060813

[청구항 8] 내용 기반 적응적 이진 산술 디코더에 있어서, 인코딩된 복수의 비트들에 대해 컨텍스트 선택과 디코딩 및 역이진화의 각 과정을 비트별로 연속하여 수행하는 파이프라인 이전 비트의 디코딩 파라메터를 저장하고, 이를 상기 파이프라인으로 입력하는 레지스터부; 및 상기 파이프라인으로부터의 비트 판별신호에 따라 상기 파이프라인으로부터의 디코딩 파라메터와 상기 레지스터부로부터의 디코딩 파라메터 중 하나를 선택하여 상기 레지스터부로 입력하는 제어부로 구성됨을 특징으로 하는 내용 기반 적응적 이진 산술 디코더 [청구항 9] 제 8항에 있어서,상기 디코딩 파라메터는 상기 파이프라인의 디코딩 과정에서 각비트별생성됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 10] 제 8항에 있어서,상기 비트 판별신호는 상기 파이프라인에 의해 현재 역이진화가 수행중인 비트가 한 구문 요소의 마지막 비트인지를 나타내는 신호특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 11] 제 10항에 있어서,상기 비트 판별신호에 의해 현재 역이진화가 수행중인 비트가 한 구문요소의 마지막 비트로 판별되는 경우, 상기 제어부는 상기 레지스터부로부터 입력되는 이전 비트의 디코딩 파라메터로상기레지스터부재설정함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 12] 제 11항에 있어서,상기 레지스터부에 재설정되는 디코딩 파라메터는 상기 마지막 비트의 디코딩 파라메터특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 13] 제 10항에 있어서,상기 비트 판별신호에 의해 현재 역이진화가 수행중인 비트가 한 구문요소의 마지막 비트가 아닌 경우, 상기 제어부는 상기 파이프라인으로 부터 입력되는디코딩파라메터를상기레지스터부입력함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 14] 제 8항에 있어서,상기 디코딩 파라메터는 각 비트별 디코딩 과정에서 생성되는 컨텍스트와 범위 및 밸류 파라메터특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 15] 제 14항에 있어서,상기 파이프라인은 이전 비트의 컨텍스트를 이용하여 새로운 컨텍스트를 선택하는 컨텍스트 선택부;와 이전 비트의 범위 및 밸류 파라메터와 상기 컨텍스트 선택부로부터 입력되는 컨텍스트를 이용하여 새로운 범위 및 밸류 파라메터와 디코딩된 이진값을 생성하는 산술 디코더부; 및 상기 디코딩된 이진값을 역이진화하고, 현재 역이진화가 수행중인 비트가 한 구문요소의 마지막 비트인지를 판별하는 역이진화부구성됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 16] 제 15항에 있어서,상기 산술 디코더부는 상기 이전 비트의 범위 및 밸류 파라메터를 이용하여 현재 비트에 대한 새로운 범위 및 밸류 파라메터를 생성하는재정규화기포함함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 17] 제 16항에 있어서,상기 재정규화기는 이전 비트에 의해 생성된 범위 및 밸류 파라메터를 이용하여 현재 비트에 대한 범위 및 밸류 파라메터를 수학식(x = log2(2b-2/range) + 1 = b - 1 - round(log2range) 단, b는 상수이며, range는 이전 비트의 범위 파라메터, x는 쉬프트 횟수이다.)을 이용한 한번의연산동작생성함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 18] 제 16항에 있어서,상기 재정규화기는 상기 이전 비트의 범위 파라메터에서 소정 자리의 비트 이하로 "1"이 하나인 경우 "1"을 출력하고, 그렇지 않은 경우 "0"을 출력하는 제 1 비트 검출기;상기 이전 비트의 범위 파라메터에서 "1"이 처음 나오는 것이 몇 번째인지를 출력하는 제 2 비트 검출기;상기 제 1 비트 검출기와 상기 제 2 비트 검출기의 출력에 대한 덧셈을 수행하는 덧셈기;상기 이전 비트의 범위 파라메터를 상기 덧셈기의 연산 결과만큼 좌로 쉬프트시켜 현재 비트에 대한 새로운 범위 파라메터를 생성하는 제 1 쉬프트 레지스터; 및상기 비트 스트림과 상기 이전 비트의 밸류 파라메터를 입력으로 하여 상기 덧셈기의 연산 결과만큼 좌로 쉬프트시켜 현재 비트에 대한 밸류 파라메터를 생성하는제2쉬프트레지스터구성됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 19] 제 18항에 있어서,상기 제 1 비트 검출기는앤드게이트와오어게이트구현됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 20] 제 18항에 있어서,상기 제 2 비트 검출기는우선순위인코더구현됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 21] 내용 기반 적응적 이진 산술 디코더에 있어서, 이전 비트의 컨텍스트를 이용하여 비트 단위로 컨텍스트를 선택하는 컨텍스트 선택부 상기 컨텍스트 선택부로부터의 컨텍스트와 이전 비트의 범위 및 밸류 파라메터를 이용하여 비트 단위의 디코딩을 수행하고, 현재 비트에 대한 새로운 컨텍스트 와 범위 및 밸류 파라메터를 생성하는 산술 디코더부 상기 산술 디코더부에 의해 디코딩된 이진값에 대한 역이진화를 수행하여 구문 요소를 복원하고, 현재 역이진화가 수행된 비트가 해당 구문 요소의 마지막 비트인지를 판별하여 제어신호를 생성하는 역이진화부 상기 제어신호에 응답하여 상기 산술 디코더부에 의해 비트 단위로 생성되는 컨텍스트와 범위 및 밸류 파라메터와 이전 비트에 대한 컨텍스트와 범위 및 밸류 파라메터 중 하나를 선택하는 제어부; 및 상기 제어부에 의해 선택된 비트의 디코딩 파라메터들로 업데이트되며, 상기 업데이트된 디코딩 파라메터들을 상기 제어부 및 컨텍스트 선택부로 재 입력하는 레지스터부를 포함하되, 상기 제어부는 한 구문 요소의 마지막 비트에 대한 역이진화가 수행되면, 상기 마지막 비트에 대한 컨텍스트와 범위 및 밸류 파라메터를 상기 레지스터부에 입력하여 상기 레지스터부를 재설정함을 특징으로 하는 내용 기반 적응적 이진 산술 디코더 [청구항 22] 제 21항에 있어서,상기 제어부는 상기 제어신호에 응답하여 상기 레지스터부로부터 입력되는 이전 비트의 범위 및 밸류 파라메터와 상기 산술 디코더부로부터 입력되는 현재 비트의 범위 및 밸류 파라메터 중 하나를 선택하여 상기 레지스터부로 입력하는 제 1 제어회로; 상기 제어신호에 응답하여 상기 레지스터부로부터 입력되는 이전 비트의 컨텍스트와 상기 산술 디코더부로부터 입력되는 현재 비트의 컨텍스트 중 하나를 선택하여 상기 레지스터부로 입력하는 제 2 제어회로; 상기 제어신호에 응답하여 상기 컨텍스트 선택부로부터 입력되는 컨텍스트 인덱스와 레지스터부로부터 입력되는 컨텍스트 인덱스 중 하나를 선택하여 상기 레지스터부로 입력하는 제 3 제어회로; 및 상기 레지스터부로부터 입력되는 컨텍스트 인덱스에 제어되어 상기 레지스터부로부터 입력되는 컨텍스트를 상기 컨텍스트 선택부로 입력하는제4제어회로포함함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 23] 제 22항에 있어서,상기 제 1 제어회로 내지 상기 제 4 제어회로는먹스구현됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 24] 제 22항에 있어서,상기 레지스터부는 상기 제 1 제어회로로부터 입력되는 범위 및 밸류 파라메터들을 저장하고, 저장된 범위 및 밸류 파라메터들을 상기 제 1 제어회로와 상기 산술 디코더부로 입력하는 디코딩 레지스터; 상기 제 2 제어회로로부터 입력되는 컨텍스트를 저장하고, 저장된 컨텍스트를 상기 제 2 제어회로 및 상기 제 4 제어회로로 입력하는 컨텍스트 레지스터; 및 상기 제 3 제어회로로부터 입력되는 컨텍스트 인덱스를 저장하고, 저장된 컨텍스트 인덱스를 상기 제 4 제어회로의 제어신호로서 입력하는인덱스레지스터포함함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 25] 제 21항에 있어서,상기 산술 디코더부는 상기 레지스터부로부터 입력되는 범위 및 밸류 파라메터를 이용하여 현재 비트에 대한 새로운 범위 및 밸류 파라메터를 생성하는재정규화기포함함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 26] 제 25항에 있어서,상기 재정규화기는 상기 레지스터부로부터 입력되는 범위 및 밸류 파라메터를 이용하여 현재 비트에 대한 범위 및 밸류 파라메터를 수학식(x = log2(2b-2/range) + 1 = b - 1 - round(log2range). 단, b는 상수이며, range는 이전 비트의 범위 파라메터, x는 쉬프트 횟수)을 통해 한번의연산동작생성함을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 27] 제 26항에 있어서,상기 재정규화기는 상기 레지스터부로부터 입력되는 범위 파라메터에서 소정 자리의 비트 이하로 "1"이 하나인 경우 "1"을 출력하고, 그렇지 않은 경우 "0"을 출력하는 제 1 비트 검출기;상기 레지스터부로부터 입력되는 범위 파라메터에서 "1"이 처음 나오는 것이 몇 번째인지를 출력하는 제 2 비트 검출기;상기 제 1 비트 검출기와 상기 제 2 비트 검출기의 출력에 대한 덧셈을 수행하는 덧셈기;상기 레지스터부로부터 입력되는 범위 파라메터를 상기 덧셈기의 연산 결과만큼 좌로 쉬프트시켜 현재 비트에 대한 새로운 범위 파라메터를 생성하는 제 1 쉬프트 레지스터; 및상기 레지스터부로부터 입력되는 밸류 파라메터를 상기 덧셈기의 연산 결과만큼 좌로 쉬프트시켜 현재 비트에 대한 밸류 파라메터를 생성하는제2쉬프트레지스터구성됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 28] 제 27항에 있어서,상기 제 1 비트 검출기는앤드게이트와오어게이트구현됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 29] 제 27항에 있어서,상기 제 2 비트 검출기는우선순위인코더구현됨을특징으로 하는내용 기반 적응적 이진 산술 디코더. [청구항 31] 제 30항에 있어서,상기 제 1 디코더는 상기 복수의 디코더들 각각으로부터 입력되는 디코딩 파라메터들 중 상기 마지막 비트에 대한 디코딩 동작에 의해 생성된디코딩파라메터저장함을특징으로 하는멀티비트 cabac 디코더. [청구항 32] 제 30항에 있어서,상기 디코딩 파라메터는 비트별 범위 및 밸류 파라메터포함하는멀티비트 cabac 디코더. [청구항 33] 내용 기반 적응적 이진 산술 디코더에서의 재정규화 과정을 수행하는 재정규화기에 있어서, 상기 재정규화기는 이전 비트의 범위 파라메터에서 소정 자릿수 이하의 비트에서 '1'의 개수와 상기 범위 파라메터에서 처음 '1'이 나오는 비트의 자릿수를 이용하여 한 번의 연산동작으로 현재 비트에 대한 새로운 범위 및 밸류 파라메터를 생성함을 특징으로 하는 내용 기반 적응적 이진 산술 디코더의 재정규화기 [청구항 34] 제 33항에 있어서,상기 재정규화기는 이전 비트의 범위 파라메터에서 소정 자리의 비트 이하로 "1"이 하나인 경우 "1"을 출력하고, 그렇지 않은 경우 "0"을 출력하는 제 1 비트 검출기;상기 이전 비트의 범위 파라메터에서 "1"이 처음 나오는 것이 몇 번째인지를 출력하는 제 2 비트 검출기;상기 제 1 비트 검출기와 상기 제 2 비트 검출기의 출력에 대한 덧셈을 수행하는 덧셈기;상기 이전 비트의 범위 파라메터를 상기 덧셈기의 연산 결과만큼 좌로 쉬프트시켜 현재 비트에 대한 새로운 범위 파라메터를 생성하는 제 1 쉬프트 레지스터; 및상기 이전 비트의 밸류 파라메터를 상기 덧셈기의 연산 결과만큼 좌로 쉬프트시켜 현재 비트에 대한 밸류 파라메터를 생성하는제2쉬프트레지스터구성됨을특징으로 하는내용 기반 적응적 이진 산술 디코더의 재정규화기. [청구항 35] 제 34항에 있어서,상기 제 1 쉬프트 레지스터 및 상기 제 2 쉬프트 레지스터에 의해 쉬프트되는 값은 연산식{x = log2(2b-2/range) + 1 = b - 1 - round(log2range) 단, b는 상수이며, range는 이전 비트의 범위 파라메터, x는 쉬프트 횟수}에 의해 획득되는값동일함을특징으로 하는내용 기반 적응적 이진 산술 디코더의 재정규화기. [청구항 36] 제 34항에 있어서,상기 제 1 비트 검출기는앤드게이트와오어게이트구현됨을특징으로 하는내용 기반 적응적 이진 산술 디코더의 재정규화기. [청구항 37] 제 34항에 있어서,상기 제 2 비트 검출기는우선순위인코더구현됨을특징으로 하는내용 기반 적응적 이진 산술 디코더의 재정규화기.