메모리 시스템 및 메모리 모듈 document_id 1020040086380

[청구항 2] 제 1 항에 있어서,상기 블라인드 비어 및 상기 매장형 비어가, 신호 전송 루트에 용장부 (冗長部) 를 갖지 않도록 특정층만을 접속하기 위해, 적층형 블라인드 비어 및 매장형 비어를 포함하고, 상기 메모리 모듈 각각의 상부면 및/또는 하부면 상에 형성되는 복수의 패드 중 적어도 일부가 블라인드 비어 상부 또는 매장형 비어의 상부 또는 하부형성되는메모리 시스템. [청구항 3] 제 1 항에 있어서,상기 메모리 제어기는, 상기 메모리에, 그 사이로 데이터를 전송하기 위하여, 스터브 저항기로서 각각 기능하는 복수의 저항 소자와 스터브를 갖는 복수의 도선접속되는메모리 시스템. [청구항 4] 제 1 항에 있어서,상기 메모리 제어기는, 상기 메모리에, 그 사이로 데이터를 전송하기 위하여, 스터브를 갖지 않는 복수의 단일 스트로크 도선을 통하여 접속되고 상기 각각의 도선의 원단 (遠端종단 저항기에의해종단되는메모리 시스템. [청구항 5] 제 1 항에 있어서,상기 메모리 제어기는, 상기 메모리 각각에, 그 사이로 데이터를 전송하기 위하여, 스터브를 갖지 않는 복수의 도선을 통하여 1 대 1 관계접속되는메모리 시스템. [청구항 6] 제 1 항에 있어서,상기 메모리 모듈 각각에 버퍼가 배열되고, 상기 버퍼에 상기 메모리 제어기가 스터브를 갖지 않는 복수의 단일 스트로크 도선을 통하여 연결되어, 데이터가 상기 버퍼를 통하여 상기 메모리 제어기와 상기 메모리 사이전송되는메모리 시스템. [청구항 7] 제 1 항에 있어서,상기 메자닌 커넥터를 실장하기 위한 패드 중 적어도 몇몇은 상기 블라인드 비어 및/또는 상기 매장형 비어 및 내층 배선을 상기 메모리 모듈 내포함하는메모리 시스템. [청구항 8] 제 1 항에 있어서,상기 메자닌 커넥터는 데이터 버스용 제 1 커넥터, 및 명령 및 어드레스 버스용 제 2 커넥터를 포함하고, 상기 제 1 및 제 2 커넥터는 상기 메모리 모듈 각각의 대향되는 단부로서 기능하는각각의단부근접하여배열되는메모리 시스템. [청구항 9] 제 1 항에 있어서,상기 메모리 모듈 중 하나의 메모리 모듈은 상기 메자닌 커넥터와 동일한 타입의 2 개의 커넥터를 가지며, 상기 2 개의 메자닌 커넥터는 서로 대응하여 상기 메모리 모듈의 상부면 및 하부면 상에 배열되며, 상기 메모리 모듈의 내부 배선은 상기 커넥터를 길이측들에 따른 축에 대하여 상기 메모리 모듈을 180° 회전시킴으로써 상기 2 개의 메자닌 커넥터 중 어느하나를상기메모리 모듈접착할수배열되는메모리 시스템. [청구항 10] 제 1 항에 있어서,각각의 상기 메모리 모듈은 상기 메자닌 커넥터를 실장하기 위하여 패드의 배열 패턴의 길이 방향 중심 도선으로부터 연장되는 도선에 하나 이상의 테이핑된 홀갖는메모리 시스템. [청구항 11] 제 2 항에 있어서,상기 메모리 제어기는, 상기 메모리에, 그 사이로 데이터를 전송하기 위하여, 각각이 스터브 저항기로서 기능하는 복수의 저항 소자 및 스터브를 갖는 복수의 도선접속되는메모리 시스템. [청구항 12] 제 2 항에 있어서,상기 메모리 제어기는, 상기 메모리에, 그 사이로 데이터를 전송하기 위하여, 스터브를 갖지 않는 복수의 단일 스트로크 도선을 통하여 접속되고상기각각의도선의원단종단 저항기에의해종단되는메모리 시스템. [청구항 13] 제 2 항에 있어서,상기 메모리 제어기는, 상기 메모리 각각에, 그 사이로 데이터를 전송하기 위하여, 스터브를 갖지 않는 복수의 도선을 통하여 1 대 1 관계접속되는메모리 시스템. [청구항 14] 제 2 항에 있어서,상기 메모리 모듈 각각에 버퍼가 배열되고, 상기 버퍼에 상기 메모리 제어기가 스터브를 갖지 않는 복수의 단일 스트로크 도선을 통하여 연결되어, 데이터가 상기 버퍼를 통하여 상기 메모리 제어기와 상기 메모리 사이전송되는메모리 시스템. [청구항 15] 제 2 항에 있어서,상기 메자닌 커넥터는 데이터 버스용 제 1 커넥터 및 명령 및 어드레스 버스용 제 2 커넥터를 포함하고, 상기 제 1 및 제 2 커넥터는 상기 메모리 모듈 각각의 반대되는 단부로서 기능하는각각의단부근접하여배열되는메모리 시스템. [청구항 16] 제 2 항에 있어서,상기 메모리 모듈 중 하나는 상기 메자닌 커넥터와 동일한 타입의 2 개의 커넥터를 가지며, 상기 2 개의 메자닌 커넥터는 서로 대응하도록 상기 메모리 모듈의 상부면 및 하부면 상에 배열되며, 상기 메모리 모듈의 내부 배선은 상기 커넥터의 종측에 따른 축에 대하여 상기 메모리 모듈을 180° 회전함으로써 상기 마더보드에 접착가능한메모리 시스템. [청구항 17] 제 2 항에 있어서,상기 메모리 모듈은 상기 메자닌 커넥터를 실장하기 위하여 패드의 배열 패턴의 종측 중심 도선으로부터 연장되는 도선에 하나 이상의 테이핑된 홀갖는메모리 시스템. [청구항 18] 제 3 항에 있어서,상기 스터브 저항기를 실장하기 위한 제 1 패드가, 영역들이 서로 대응되도록 각각의 상기 메모리 모듈의 상부면 및 하부면의 영역에 형성되고, 상기 메자닌 커넥터를 실장하기 위한 적어도 몇몇의 제 2 패드와 제 1 패드는 상기 블라인드 비어의 상부, 또는 상기 매장형 비어의 상부 또는 하부에 형성되며, 상기 제 1 패드 및 제 2 패드는 각각의 메모리 모듈에 포함되는 내층 배선서로 접속되는메모리 시스템.