안장형 플래시 메모리 소자 및 제조방법 document_id 1020040104144

[청구항 2] 청구항 1에 있어서,단결정 실리콘 재질의 상기 실리콘 바디(2)와 제 1절연막(3) 위에 형성된 질화막(4)의 두께를 적어도 2 nm 이상의 범위에서 조절하여 함몰된 실리콘 바디(2)의 측면 채널에서도 터널링 절연막(7), 전하저장 노드(8), 전극간 절연막(9)및제어전극형성됨을특징으로 하는플래시 메모리 소자. [청구항 3] 청구항 1 또는 청구항 2에 있어서,상기 실리콘 바디(2)와 제 1절연막(3) 위에 형성되는 질화막(4)의 두께는 가변 되며, 선택적 식각이 보장되는 절연막 물질로 대체하여형성된것을특징으로 하는플래시 메모리 소자. [청구항 4] 청구항 1에 있어서,상기 실리콘 바디(2)와 질화막(4)으로부터 떨어진 소자 격리를 위한 제 2절연막(5)에 형성되는 전하저장 노드(8)와, 전극간 절연막(9), 제어전극(10)의 전체 폭이 실리콘 바디(2)의 측면에서 함몰된 실리콘 바디(2)와 정렬되어 식각된 질화막(4)의 폭이나 식각 깊이와 유사하거나 작은폭형성된것을특징으로 하는플래시 메모리 소자. [청구항 5] 청구항 1에 있어서,상기 실리콘 바디(2)가 서로 근접하게 형성될 경우 함몰된 채널의 측면을 드러나게 하는 절연막의 식각 과정에서 근접 거리 내에 형성된 실리콘 바디(2) 사이의 제 1 절연막(3) 및 제 2절연막(5)과 질화막(4)의 표면이 함몰된 실리콘 바디(2)의 표면 보다 낮은 위치에 존재하도록형성된것을특징으로 하는플래시 메모리 소자. [청구항 6] 청구항 1에 있어서,상기 채널이 형성될 함몰된 실리콘 바디(2)와 주변에 있는 질화막(4)과 제 1절연막(3)이 함몰된 실리콘 바디(2) 보다 넓은 폭과 깊이로 식각하되 제 2절연막(5)이 식각되지 않고, 전하저장노드(8), 전극간 절연막(9) 및 제어 전극(10)이 정렬된형태갖는것을특징으로 하는플래시 메모리 소자. [청구항 7] 청구항 1에 있어서,상기 제 1 절연막(3) 위에 소자격리를 위한 제 2절연막(5)이 실리콘 바디(2)의 표면 높이까지 도달하도록 형성되고, 상기 실리콘 바디(2)의 표면에 채널로 형성될 부분이 일정 깊이로 함몰되도록 형성되며, 상기 함몰된 실리콘 바디(2)의 주변에 있는 제 1 절연막(3) 및 제 2절연막(5)을 함몰된 실리콘 바디 영역과 정렬되게 함몰하되 함몰의 폭과 깊이가 함몰된 실리콘 바디의 것 보다 크게 하여 함몰된 실리콘 바디의 측면채널이 드러나도록 형성된 후, 상기 구조에서 터널링 절연막(7)이 함몰된 실리콘 바디(2)의 표면 및 측면에 형성되도록 하여, 상기 결과물에 전하저장 노드(8)와 전극간 절연막(9), 제어전극(10)이 순차적으로 형성되고, 상기 실리콘 바디(2)의 양 측면에 소스/드레인 영역(11)과절연막스페이서형성됨을특징으로 하는플래시 메모리 소자. [청구항 8] 청구항 1에 있어서,상기 제 1 절연막(3) 위에 소자격리를 위한 제 2절연막(5)이 실리콘 바디(2)의 표면 높이까지 도달하도록 형성되고, 상기 실리콘 바디(2)의 표면에 채널로 형성될 부분이 일정 깊이로 함몰되도록 형성되며, 상기 함몰된 실리콘 바디(2)의 주변에 있는 제 1 절연막(3) 및 제 2절연막(5)의 일부만 식각하여 함몰된 실리콘 바디의 측면채널이 드러나도록 형성된 후, 상기 구조에서 터널링 절연막(7)이 함몰된 실리콘 바디(2)의 표면 및 측면에 형성되도록 하여, 상기 결과물에 전하저장 노드(8)와 전극간 절연막(9), 제어전극(10)이 순차적으로 형성되고, 상기 실리콘 바디(2)의 양 측면에 소스/드레인 영역(11)과절연막스페이서형성됨을특징으로 하는플래시 메모리 소자. [청구항 9] 청구항 8에 있어서,상기 실리콘 바디(2)가 서로 근접한 거리 내에 형성될 경우, 함몰된 채널의 측면을 드러나게 하는 절연막 식각 과정에서 근접한 거리 내에 형성된 실리콘 바디(2) 사이의 제 1절연막(3) 및 제 2절연막(5) 표면은 함몰된 실리콘 바디(2)의 표면 보다 낮은 위치에 존재하도록형성한것을특징으로 하는플래시 메모리 소자. [청구항 10] 청구항 1 또는 청구항 8에 있어서,상기 소스/드레인 영역(11)과 채널을 포함하는 단결정 실리콘으로 형성된 실리콘 바디(2)의 폭이 4nm ~ 200 nm범위형성된것을특징으로 하는플래시 메모리 소자. [청구항 11] 청구항 1 또는 청구항 8에 있어서,상기 소스/드레인 영역(11)과 채널을 포함하는 실리콘 바디(2)의 높이가 실리콘 기판(1) 표면으로부터 10 nm ~ 1000 nm범위형성된것을특징으로 하는플래시 메모리 소자. [청구항 12] 청구항 1 또는 청구항 8에 있어서,상기 실리콘 바디(2)의 함몰을 위해 열어(open)주는 폭을 적어도 10 nm 이상으로 열어주고, 함몰되는 깊이는 5 nm ~ 500 nm범위형성된것을특징으로 하는플래시 메모리 소자. [청구항 13] 청구항 1 또는 청구항 8에 있어서,상기 실리콘 바디(2)에 형성된 함몰된 채널의 아래쪽 코너를 직각, 둔각,예각형성하는것을특징으로 하는플래시 메모리 소자. [청구항 14] 청구항 1 또는 청구항 8에 있어서,상기 실리콘 바디(2)의 함몰된 영역 표면이 소자의 채널로 형성되고, 동시에 함몰된 채널 표면의 측면이 1 nm ~ 100 nm 사이로 드러나게 해서측면채널이용하는것을특징으로 하는플래시 메모리 소자. [청구항 15] 청구항 1 또는 청구항 8에 있어서,상기 실리콘 바디(2)의 함몰된 채널 표면과 측면에 형성된 터널링 절연막(7)의 두께는 표면과 측면에서 같거나 다르게 형성하되 1 nm ~ 11 nm범위형성된특징으로 하는플래시 메모리 소자. [청구항 16] 청구항 1 또는 청구항 8에 있어서,상기 실리콘 바디(2)의 함몰된 채널 표면과 측면 채널 사이에는 모서리가 존재하며, 상기 모서리의 각이 직각, 둔각,예각형성된특징으로 하는플래시 메모리 소자. [청구항 17] 청구항 1 또는 청구항 8에 있어서,상기 실리콘 바디(2)의 단면 모양이 위는 폭이 좁다가 실리콘 기판(1)으로 움직이면서 점차 넓어지게 하거나, 채널이 형성되는 부근까지는 실리콘 바디(2)의 측면을 수직으로 형성하되, 실리콘 기판(1)에 근접하면서지는것을특징으로 하는플래시 메모리 소자. [청구항 18] 청구항 1 또는 청구항 8에 있어서,상기 전하저장 노드(8)의 물질은 폴리 실리콘, 아몰퍼스 실리콘, 폴리 sige, 아몰퍼스 sige, 일 함수가 다른 금속 및 금속 산화물, 금속 alloy, 복합 조성의 질화막 혹은 고유전율 절연막이 연속적인 필름 형태로 형성되며, 적어도 50 nm이하의나노구성된것을특징으로 하는플래시 메모리 소자. [청구항 19] 청구항 1 또는 청구항 8에 있어서,상기 전하저장 노드(8)의 물질이 도전성이고 연속적인 필름으로 형성된 경우는 셀과 셀 사이에서격리시키는것을특징으로 하는플래시 메모리 소자. [청구항 20] 청구항 1 또는 청구항 8에 있어서,상기 전극간 절연막(9)의 물질은 산화막, 질화막, al2o3를 포함하는 고유전 절연막으로 형성하되, 상기 전극간 절연막(9)을 하나의 물질로 하거나 2개 이상의 물질을 적층하는 형태로 형성하고, 최종 두께는 2 nm ~ 30 nm범위형성된것을특징으로 하는플래시 메모리 소자. [청구항 21] 청구항 1 또는 청구항 8에 있어서,상기 제어전극(10)의 물질은 폴리 및 아몰퍼스 실리콘, 폴리 및 아몰퍼스 sige, 다양한 금속, 다양한 금속 alloy, 다양한 금속을 적용한 실리사이드로 구성되며, 상기 물질을 조합한적층구조형성된것을특징으로 하는플래시 메모리 소자. [청구항 22] 청구항 1 또는 청구항 8에 있어서,상기 스페이서(13)의 물질은 다양한 종류의 절연막 및 상기 절연막의 조합으로 구성되고, 상기 스페이서(13)의 최종 폭은 적어도 5 nm 이상의 두께로 형성하되 실리콘 바디(2)의 표면에서 보이는 저장전극(8)을 덮도록 폭을 조절하여형성된것을특징으로 하는플래시 메모리 소자. [청구항 23] 청구항 1 또는 청구항 8에 있어서,상기 전하저장노드(8), 전극간 절연막(9), 제어전극(10)이 실리콘 바디(2)의 표면과 거의 동일한 높이로 함몰된 영역에만 형성하거나, 위로는 적어도 500 nm 이내의 높이로 자기 정렬형 형태로 형성하되, 경우에 따라 저장전극(8)은 제외하고 형성할 수있는것을특징으로 하는플래시 메모리 소자. [청구항 24] 청구항 1 또는 청구항 8에 있어서,상기 실리콘 바디(2) 표면 위로 형성되는 전하저장노드(8), 전극간 절연막(9), 제어전극(10)의 전체 폭이 실리콘 바디(2) 표면 아래에 형성되는전체폭형성하는것을특징으로 하는플래시 메모리 소자. [청구항 25] 청구항 1에 있어서,상기 패턴된 제 2절연막(5)의 식각 폭과 깊이를 실리콘 바디(2)의 식각 폭 및 깊이와 각각 다르게 형성하되, 식각 깊이만 표면 근처로 작게 형성하거나 실리콘 바디(2)의 식각 폭 및 깊이와 동일하게형성하는것을특징으로 하는플래시 메모리 소자. [청구항 26] 청구항 1 또는 청구항 8에 있어서,상기 소스/드레인 영역(11)의 접합 깊이는 실리콘 바디(2)의 식각되지 않은 표면을 기준으로 적어도 500 nm 이내로 형성하고, 깊이를 보다 깊게 하여 소스나 드레인으로 지우기를 할 때 빠른 지우기를 할 수하는것을특징으로 하는플래시 메모리 소자. [청구항 27] 청구항 1 또는 청구항 8에 있어서,상기 소스/드레인 영역(11) 및 절연막 스페이서(13)를 형성한 후 콘택홀(contact hole)을 형성할 때 콘택홀을 절연막 스페이서(13)에 닿도록 형성하거나, 소스/드레인 영역(11)의 저항을 줄이기 위해 소스/드레인 영역(11)이 형성된 실리콘 바디(2)의 표면 및 적어도 400 nm 미만의 측면에 금속층이 접촉할 수 있도록콘택홀형성된것을특징으로 하는플래시 메모리 소자. [청구항 28] 청구항 1항에 있어서,상기 실리콘 바디(2)가 서로 근접한 거리 내에 형성될 경우, 함몰된 채널의 측면을 드러나게 하는 절연막 식각 과정에서 근접한 거리 내에 형성된 실리콘 바디(2) 사이의 절연막(3) 및 질화막(4), 그리고 절연막(5) 표면은 함몰된 실리콘 바디(2)의 표면 보다 낮은 위치에 존재하도록형성한것을특징으로 하는플래시 메모리 소자. [청구항 29] 청구항 1에 있어서,여분의 마스크 한 장을 추가하여 상기 함몰된 실리콘 바디(2)의 표면 및 측벽까지 드러나게 하여 채널을 형성하는 안장형 플래시 소자 구조와 채널이 함몰되지 않은 실리콘 바디(2)의 표면에 형성되는 mos 소자를 같은 칩 상에 집적하도록 하는구조갖는것을특징으로 하는플래시 메모리 소자.