데이터 비트들을 병렬로 코딩하기 위한 방법 및 장치 document_id 1020047009163

[청구항 6] 무선 통신 시스템에서 인터리버에 대한 어드레스 생성 장치로서, 제 1 유효 어드레스에 대응하는 카운터의 제 1 카운터 값을 결정하기 위한 수단 상기 제 1 카운터 값으로부터 상기 제 1 유효 어드레스를 생성하기 위한 수단 제 2 유효 어드레스에 대응하는 상기 카운터의 제 2 카운터 값을 결정하기 위한 수단; 및 상기 제 2 카운터 값에 기초하여 상기 제 2 유효 어드레스를 생성하기 위한 수단을 포함하며, 상기 카운터의 카운터 값은 입력 비트들을 인터리빙하기 위한 어드레스를 생성하기 위해 사용되며, 상기 카운터는 다수의 어드레스 생성기들 각각과 연결되고, 대응하는 카운터 오프셋 값들을 가지는 다수의 카운터 값들은 상기 어드레스 생성기의 메모리 저장 디바이스에 저장되고, 상기 제 2 카운터 값은 상기 제 1 카운터 값에 카운터 오프셋을 더함으로써 결정되는, 어드레스 생성 장치 [청구항 8] 무선 통신 시스템에서 인터리버에 대한 어드레스 생성 장치로서, 입력 비트들을 인터리빙하기 위한 어드레스를 생성하기 위해 사용되는 카운터; 및 상기 카운터에 각각 연결된 다수의 어드레스 생성기들을 포함하며, 상기 다수의 어드레스 생성기들 각각은, 상기 카운터에 연결되며, 대응하는 카운터 오프셋 값들을 갖는 다수의 카운터 값들을 저장하는 메모리 저장 디바이스; 및 상기 메모리 저장 디바이스에 연결되며, 이전에 생성된 어드레스에 상기 카운터 오프셋 값을 더하기 위한 제 2 카운터를 포함하는, 어드레스 생성 장치 [청구항 9] 제 8 항에 있어서,상기 제 2 카운터는,상기 메모리 저장 디바이스에 연결된 제 1 입력을 갖는 합산기;상기 합산기의 출력에 연결되는 제 1 입력 및 미리 결정된 초기값에 연결되는 제 2 입력을 가지는 멀티플렉서; 및상기 멀티플렉서의 출력에 연결되며, 상기 합산기의 제 2 입력에 연결되는 출력을 갖는 제 2 메모리 저장 디바이스포함하는,어드레스 생성 장치. [청구항 10] 제 9 항에 있어서,상기 메모리 저장 디바이스와 상기 제 2 카운터 사이에 연결되며, 상기 메모리 저장 디바이스의 출력에 미리 결정된 값을 추가하는 부가 회로더 포함하는,어드레스 생성 장치. [청구항 11] 제 10 항에 있어서,상기 제 1 메모리 저장 디바이스는 검색테이블인,어드레스 생성 장치. [청구항 12] 데이터 인코더로서, 입력 정보 비트들을 인터리빙하기 위한 어드레스를 생성하기 위해 사용되는 카운터 다수의 메모리들 ― 상기 메모리들 각각은 동일한 연속적인(sequential) 입력 정보 비트들을 저장함 ― 상기 메모리들 중 하나에 연결되며, 상기 연속적인 입력 정보 비트들을 인코딩하기 위한 제 1 인코더 상기 카운터 및 상기 메모리들 중 나머지 메모리들로 연결되는 다수의 어드레스 생성기들 ― 상기 어드레스 생성기들은 상기 연속적인 입력 정보 비트들을 스크램블링하기 위해 이전에 생성된 어드레스에 카운터 오프셋 값들을 더함으로써 상기 메모리들 중 나머지 메모리들 각각에 대한 고유한 어드레스들을 생성함 ―; 및 상기 메모리들 중 나머지 메모리들로 연결되며, 스크램블링된 입력 정보 비트들을 인코딩하기 위한 제 2 인코더를 포함하는, 데이터 인코더 [청구항 13] 제 12 항에 있어서,상기 제 1 인코더 및 상기 제 2 인코더는 시스템 클럭 사이클당 다수의 비트들처리하는,데이터 인코더. [청구항 14] 제 13 항에 있어서,상기 제 1 인코더 및 상기 제 2 인코더는 다수의 and-xor 트리들포함하는,데이터 인코더. [청구항 15] 제 14 항에 있어서,상기 제 1 인코더 및 상기 제 2 인코더는 다수의 비트들을 반복적처리하는,데이터 인코더. [청구항 31] 제 30 항에 있어서,상기 인코더 장치는시스템클럭사이클당다수의입력정보비트들처리하도록구성되는,인코더 장치. [청구항 32] 제 31 항에 있어서,상기 인코딩된 출력 값들의 제 1 세트는 i, y0 및 y1을 포함하며, y0는 다수 비트 제 1 패리티 비트 출력을 표시하고, y1은 다수 비트 제 2 패리티 비트 출력표시하는,인코더 장치. [청구항 33] 제 30 항에 있어서,상기 다수의 입력 정보 비트들은 i=i[0]:i[3]으로서 표시되며,상기 장치는 개별적인시스템클록 사이클동안상기지연엘리먼트상태값들결정하도록구성되는,인코더 장치. [청구항 34] 제 33 항에 있어서,상기 지연 엘리먼트 상태 값들을 저장하기 위한 수단더 포함하는,인코더 장치. [청구항 35] 제 31 항에 있어서,상기 입력 정보 비트들은 상기 인코더에 동시제공되는,인코더 장치. [청구항 36] 제 30 항에 있어서,상기 장치는 터보 인코딩을 위한 제 1 컨벌루션 인코더포함하는,인코더 장치. [청구항 37] 제 36 항에 있어서,상기 장치는,상기 제 1 컨벌루션 인코더와 병렬로 위치하는 제 2 컨벌루션 인코더;상기 다수의 입력 정보 비트들을 인터리빙하도록 구성된, 상기 제 2 컨벌루션 인코더에 선행하는 인터리버;상기 다수의 인터리빙된 입력 정보 비트들에 기초하여 상기 제 2 컨벌루션 인코더에 대한 지연 엘리먼트 상태 값들의 제 1 세트를 계산하기 위한 수단; 및상기 다수의 인터리빙된 입력 정보 비트들 및 상기 제 2 컨벌루션 인코더에 대한 상기 지연 엘리먼트 상태 값들의 제 1 세트를 사용하여 인코딩된 출력 값들의 제 2 세트를 생성하기 위한 수단포함하는,인코더 장치. [청구항 38] 제 37 항에 있어서,상기 인터리버는,상기 다수의 입력 정보 비트들을 어드레스들의 시퀀스에 있는 하나의 어레이로서 기록하는 기능; 및 상기 다수의 입력 정보 비트들을 판독하기 위해 출력 어드레스들의 다른 시퀀스를 생성하는 기능을 수행하기 위한 수단더 포함하는,인코더 장치. [청구항 39] 제 37 항 또는 제 38 항에 있어서,상기 인터리버는,카운터를 증분시키기 위한 수단 ― 카운터 값은 입력 데이터를 인터리빙하기 위한 어드레스를 생성하기 위해 사용됨 ―;상기 카운터 값이 무효 어드레스를 출력할 것인지 여부를 결정하기 위한 수단 ― 무효 어드레스들은 메모리 저장 디바이스에 저장됨 ―;상기 카운터 값이 무효 어드레스를 출력할 것이라면, 상기 카운터를 다음 유효 어드레스로 조절하기 위한 수단; 및상기 카운터 값에 기초하여 어드레스를 생성하기 위한 수단더 포함하는,인코더 장치. [청구항 41] 제 39 항에 있어서,유효 어드레스들로의 카운터 값들의 매핑은 검색 테이블저장되는,인코더 장치. [청구항 42] 제 37 항에 있어서,상기 인터리버는,카운터로부터 카운터 값을 수신하기 위한 수단;상기 카운터 값으로부터 최상위 비트(msb) 정보를 결정하기 위한 수단;상기 msb 정보를 증분시키기 위한 수단;상기 카운터 값으로부터 최하위 비트(lsb) 정보를 결정하기 위한 수단;검색 테이블(lut)을 어드레싱하기 위해 상기 lsb 정보를 사용하기 위한 수단 ― 상기 lut는 카운터 값들의 어드레스들로의 매핑을 저장함 ―;곱(product)을 생성하기 위해 상기 lsb 정보에 의해 어드레싱된 상기 lut의 위치에 저장된 값과 상기 증분된 msb 정보를 곱하기 위한 수단;상기 lsb 정보를 비트 반전시키기 위한 수단; 및상기 비트 반전된 lsb 정보 및 상기 곱에 기초하여 출력 어드레스를 생성하기 위한 수단더 포함하는,인코더 장치. [청구항 43] 제 42 항에 있어서,생성된 출력 어드레스가 유효한지 여부를 결정하기 위한 수단; 및상기 생성된 출력 어드레스가 유효하지 않으면, 상기 생성된 출력 어드레스를 버리기 위한 수단더 포함하는,인코더 장치.