반도체 장치의 제조 방법 및 반도체 장치 document_id 1020047014809

[청구항 3] 제 2항에 있어서,상기 보호층(4b, 6b)의 형성 공정에서는, 실릴화에 의해 실릴화 분자를 포함한 상기 개구부의 내벽면을 산소 플라즈마에 노출시키고, 그 개구부의 내벽면을 보호하는 산화 실리콘막을 형성하여구성된것을특징으로 하는반도체 장치의 제조 방법 [청구항 14] 겹쳐서 적층된 2개의 유기계의 층간 절연막(4, 6)을 가지고, 그 2개의 유기계의 층간 절연막(4, 6) 중 하층의 층간 절연막(6)에 비어홀(vh)이 개구되고, 상층의 층간 절연막(4)에 상기 비어홀(vh)에 연통한 배선도구(cg)가 열려있고, 그 배선도구(cg)와 상기 비어홀(vh)에 도전재료(9, 10)가 파묻힌 배선 구조를 가진 반도체 장치에 있어서, 상기 2개의 층간 절연막(4, 6) 중 하층의 층간 절연막(6)의 상기 비어홀(vh)의 내벽 부분에, 실릴화 분자를 포함한 층(6a)과, 그 실릴화 분자를 포함한 층(6a)의 비어홀(vh) 내벽 표면 부분에 형성되어 무기계 절연물질로 이루어지는 보호층(6b)을 가지는 반도체 장치 [청구항 15] 제 14항에 있어서,상기 보호층(6b)이산화실리콘으로이루어지는것을특징으로 하는반도체 장치. [청구항 16] 제 14항에 있어서,상기 개구부는, 듀얼 다마신의 배선 프로세스에 있어서의 2개의 층간 절연막(4, 6)을 우물 있어 형성된다이비어홀홀인것을특징으로 하는반도체 장치. [청구항 17] 제 14항에 있어서,상기 2개의 층간 절연막(4, 6)의 사이에, 상기 2개의 층간 절연막(4,6) 중 하층의 층간 절연막(6)의 비어홀(vh)을 보호하는에칭스토퍼막형성되어있는것을특징으로 하는반도체 장치. [청구항 18] 제 14항에 있어서,상기 에칭 스토퍼막(5)은질화 실리콘막인것을특징으로 하는반도체 장치. [청구항 19] 제 14항에 있어서,상기 2개의 층간 절연막(4, 6)을 구성하는 유기계의 절연 재료는, 메틸기 함유 sio2막, 폴리이미드계 고분자막, 파리렌계 고분자막, 테프론(등록상표)계 고분자막, 폴리 알릴 에테르계 고분자막, 불소를 도프 한 어모퍼스(amorphous) 카본막의 어느 것특징으로 하는반도체 장치 [청구항 20] 제 14항에 있어서,상기 2개의 유기계의 층간 절연막(4, 6)이 다공질인유기절연막구성되어있는것을특징으로 하는반도체 장치.