문맥 (context)
[청구항 1]
반도체 기판상의 cmos 디바이스로서,
p형 채널 도펀트들을 구비하는 적어도 하나의 쇼트키 배리어 nmos 디바이스,
n형 채널 도펀트들을 구비하는 적어도 하나의 쇼트키 배리어 pmos 디바이스, 및
오믹 컨택트들을 통해 전기적으로 접촉되지 않는 적어도 하나의 상기 p형 및 n형 채널 도펀트
를 포함하는 cmos 디바이스
[청구항 2]
반도체 기판상의 cmos 디바이스로서,
적어도 하나의 쇼트키 배리어 nmos 디바이스 - 상기 쇼트키 배리어 nmos 디바이스는 적어도 하나의 쇼트키 배리어 nmos 활성 영역내에 위치함 -,
적어도 하나의 쇼트키 배리어 pmos 디바이스 - 상기 쇼트키 배리어 pmos 디바이스는 적어도 하나의 쇼트키 배리어 pmos 활성 영역내에 위치함 -, 및
오믹 컨택트트들을 통해 전기적으로 접촉되지 않는 상기 쇼트키 배리어 nmos 활성 영역 및 상기 쇼트키 배리어 pmos 활성 영역 중 적어도 하나에 있는 적어도 하나의 웰 임플란트
를 포함하는 cmos 디바이스
[청구항 4]
반도체 기판상의 cmos 디바이스로서,
적어도 하나의 쇼트키 배리어 nmos 디바이스를 구비하는 적어도 하나의 쇼트키 배리어 nmos 활성 영역,
적어도 하나의 쇼트키 배리어 pmos 디바이스를 구비하는 적어도 하나의 쇼트키 배리어 pmos 활성 영역, 및
쇼트키 배리어 nmos 활성 영역 및 쇼트키 배리어 pmos 활성 영역에 대한 절연을 제공하는 적어도 하나의 필드 영역
을 포함하며,
상기 필드 영역은 상기 반도체 기판에 리세스되지 않는 전기 절연체를 포함하는 cmos 디바이스
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1항 및 제2항의 내용을 종합할 때, 본 CMOS 디바이스에서 오믹 컨택트와 전기적으로 접촉되지 않는 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제1항과 제2항을 종합하여 오믹 컨택트와 전기적으로 접촉되지 않는 구성 요소를 찾아내는 것이다.
-
2정보 추출
information_extraction제1항에서 오믹 컨택트와 접촉되지 않는 요소로 'p형 및 n형 채널 도펀트'를 명시하고 있다.
- 오믹 컨택트들을 통해 전기적으로 접촉되지 않는 적어도 하나의 상기 p형 및 n형 채널 도펀트
-
3근거 선택
evidence_selection제2항에서 오믹 컨택트와 접촉되지 않는 요소로 '웰 임플란트'를 명시하고 있다.
- 오믹 컨택트트들을 통해 전기적으로 접촉되지 않는 상기 쇼트키 배리어 nmos 활성 영역 및 상기 쇼트키 배리어 pmos 활성 영역 중 적어도 하나에 있는 적어도 하나의 웰 임플란트
-
4논리 통합
logical_integration제1항의 'p형 및 n형 채널 도펀트'와 제2항의 '웰 임플란트'를 결합하여 답변을 구성한다.
-
5결론 도출
conclusion_formulation오믹 컨택트와 전기적으로 접촉되지 않는 구성 요소는 p형 및 n형 채널 도펀트와 웰 임플란트이다.
-
6답변 생성
answer_generation추출된 구성 요소를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
p형 및 n형 채널 도펀트, 웰 임플란트
핵심 해석 (core_interpretation)
본 발명은 쇼트키 배리어 기반의 CMOS 디바이스에서 오믹 컨택트와 전기적으로 분리된 채널 도펀트 및 웰 임플란트를 포함하는 구조를 특징으로 한다.