저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열 document_id 1020050025561

[청구항 2] 제1항에 있어서,상기 제1전극 플러그의 지름은 상기 제2전극의 최소폭보다 작은 것특징으로 하는저항 메모리 셀. [청구항 3] 제1항 또는 제2항에 있어서,상기 저항 메모리 요소 패턴은 페로브스카이트 결정상을 나타내는 절연물질, 전이금속의 산화물,또는이들조합인것을특징으로 하는저항 메모리 셀. [청구항 4] 제3항에 있어서,상기 제1전극 플러그와 상기 저항 메모리 요소 패턴의 중첩에 의한 면적은 상기 제2전극과 상기 저항 메모리 요소 패턴의 중첩에 의한 면적보다 작은 것특징으로 하는저항 메모리 셀. [청구항 5] 제3항에 있어서,상기 제2전극의 최소폭은 상기 저항 메모리 요소 패턴의 최소폭보다 더 넓은 것특징으로 하는저항 메모리 셀. [청구항 6] 제3항에 있어서,상기 콘택홀과 상기 제1전극 플러그 사이에 절연성 스페이서위치하는것을특징으로 하는저항 메모리 셀. [청구항 7] 제6항에 있어서,상기 제1전극 플러그는 상기 콘택홀의 일부분을 채우며, 상기 저항 메모리 요소 패턴은상기콘택홀의나머지부분채우는것을특징으로 하는저항 메모리 셀. [청구항 9] 제8항에 있어서,상기 전극 플러그의 지름은 상기 제1 및 제2 전극 라인들의 폭보다 작은 것특징으로 하는저항 메모리 배열. [청구항 10] 제8항 또는 제9항에 있어서,상기 저항 메모리 요소 패턴은 페로브스카이트 결정상을 나타내는 절연물질, 전이금속의 산화물,또는이들조합인것을특징으로 하는저항 메모리 배열. [청구항 11] 제10항에 있어서,상기 전극 플러그와 상기 저항 메모리 요소 패턴 사이의 중첩면적은 상기 저항 메모리 요소 패턴과 그것이 접촉하는 전극 라인 사이의 중첩면적보다 작은 것특징으로 하는저항 메모리 배열. [청구항 12] 제11항에 있어서,상기 저항 메모리 요소 패턴의 폭은 그것이 접촉하는전극라인의폭이상인것을특징으로 하는저항 메모리 배열. [청구항 14] 제13항에 있어서,상기 전극 플러그의 지름이 상기 전극 라인의 폭보다 작은 것특징으로 하는다층 저항 메모리 배열. [청구항 15] 제13항 또는 제14항에 있어서,상기 저항 메모리 요소 패턴은 페로브스카이트 결정상을 나타내는 절연물질, 전이금속의 산화물,또는이들조합인것을특징으로 하는다층 저항 메모리 배열. [청구항 16] 제15항에 있어서,상기 저항 메모리 요소 패턴은 상기 전극 라인과 동일한모양인것을특징으로 하는다층 저항 메모리 배열. [청구항 17] 제15항에 있어서,상기 저항 메모리 요소 패턴 위에복수개의전극라인들위치하는것을특징으로 하는다층 저항 메모리 배열.