문맥 (context)
[청구항 2]
제1항에 있어서,상기 액티브매트릭스 기판은, 상기 게이트전극이 반도체층과 중첩하지만 소스전극과 드레인전극과는 중첩하지 않는 제4 영역을 더 포함하고, 상기 제4 영역은, 상기 소스전극에 인접하는 제3 영역의 일부와 상기 드레인전극 사이, 또는 상기 드레인전극에 인접하는 제3 영역의 일부와 상기 소스전극 사이에 형성되고,상기 제4 영역을 구성하는 게이트전극의 일부는 상기 돌기부의 적어도 일부포함하는액티브매트릭스 기판.
[청구항 3]
제1항에 있어서,상기 액티브매트릭스 기판은, 상기 게이트전극이 반도체층, 소스전극은 물론 드레인 전극과도 중첩하지 않는 제5 영역을 더 포함하고, 상기 제5 영역은, 상기 소스전극에 인접하는 제3 영역의 일부와 상기 드레인전극 사이, 또는 상기 드레인전극에 인접하는 제3 영역의 일부와 상기 소스전극 사이형성되는액티브매트릭스 기판.
[청구항 4]
제1항에 있어서,상기 제5 영역을 구성하는 게이트전극의 일부는 상기 돌기부의 적어도 일부포함하는액티브매트릭스 기판.
[청구항 5]
제1항에 있어서,상기 반도체층은 요부 또는 오목한 코너를 갖고, 상기 게이트전극의 돌기는 반도체층의 요부 또는 오목한 코너와의 중첩부갖는액티브매트릭스 기판.
[청구항 6]
제1항에 있어서,상기 기판상에 형성된 게이트 버스 라인을 더 포함하고, 상기 게이트전극의 본체부는 게이트 버스 라인으로부터 연장되는 분기형성되는액티브매트릭스 기판.
[청구항 7]
제1항에 있어서,상기 기판상에 형성된 게이트 버스 라인을 더 포함하고, 상기 게이트전극의 본체부는게이트 버스라인일부에놓여있는액티브매트릭스 기판.
[청구항 8]
제7항에 있어서,상기 반도체층은, 실질적으로 게이트 버스 라인이 연장되는 방향에 평행한 적어도 2개의 변을 갖고, 상기 적어도 2개의 변은 게이트전극의 돌기부에서만게이트전극및게이트 버스라인중첩하도록배치되는,액티브매트릭스 기판.
[청구항 9]
제1항에 있어서,상기 소스전극 및 드레인전극을 구성하는 것과 동일한 도전막으로 형성되는 다른 전극을 포함하고,기판의 법선 방향에서 보았을 때, 상기 액티브매트릭스 기판은, 상기 게이트전극이 반도체층을 통해 상기 다른 전극과 중첩하는 다른 제2 영역을 포함하고,상기 게이트전극은, 상기 제2 영역과 상기 다른 제2 영역을 구성하는 부분을 포함하는 다른 본체부를 갖고,상기 다른 전극의 다른 돌기부의 적어도 일부는 상기 드레인전극에 인접하는 제3 영역의 일부와 상기 다른 제2 영역 외측에 놓인 상기 다른 전극의 일부사이에 있는,액티브매트릭스 기판.
[청구항 10]
제9항에 있어서,상기 액티브매트릭스 기판은, 상기 게이트전극이 반도체층과 중첩하지만 상기 다른 전극과는 중첩하지 않는 다른 제4 영역을 더 포함하고, 상기 다른 제4 영역은, 상기 드레인전극에 인접하는 제3 영역의 일부와 상기 다른 제2 외측에 놓인 상기 다른 전극의 일부 사이에 형성되고; 상기 다른 제4 영역을 구성하는 게이트 전극의 일부는 상기 다른 돌기부의 적어도 일부포함하는액티브매트릭스 기판.
[청구항 11]
제1항에 있어서,상기 소스전극에 접속된 소스 버스 라인을 더 포함하고,상기 반도체층은 상기 소스 버스 라인의 적어도 일부중첩하는액티브매트릭스 기판.
[청구항 13]
제12항에 있어서,상기 액티브매트릭스 기판은, 상기 게이트전극 또는 게이트 버스 라인이 상기 반도체층 또는 상기 다른 반도체층과 중첩하지만 소스전극은 물론 드레인전극과도 중첩하지 않는 제5 영역을 더 포함하고, 상기 제5 영역은, 상기 제2 영역 외측에 놓인 드레인전극의 일부와 상기 제4 영역 사이에 형성되고,상기 제5 영역을 구성하는 게이트전극 또는 게이트 버스 라인의 일부는 상기 돌기부의 적어도 일부포함하는액티브매트릭스 기판.
[청구항 17]
제12항에 있어서,상기 액티브매트릭스 기판은, 상기 게이트전극 및 게이트 버스 라인이 상기 반도체층 및 상기 다른 반도체층과 중첩하지만 소스전극은 물론 드레인전극과도 중첩하지 않는 제5 영역을 더 포함하고, 상기 제5 영역은, 상기 제2 영역 외측에 놓인 드레인전극의 일부와 상기 제4 영역 사이에 형성되고,상기 제5 영역을 구성하는 게이트전극 및 게이트 버스 라인의 일부는 상기 돌기부의 적어도 일부포함하는액티브매트릭스 기판.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
액티브매트릭스 기판에서 게이트전극이 반도체층과는 중첩하지만 소스전극 및 드레인전극과는 중첩하지 않는 제4 영역은 구체적으로 어느 영역들 사이에 형성되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation게이트전극이 반도체층과는 중첩하고 소스/드레인전극과는 중첩하지 않는 '제4 영역'의 구체적인 형성 위치를 찾는 것이다.
-
2정보 추출
information_extraction청구항 2에서 제4 영역의 정의와 형성 위치에 관한 기술적 내용을 추출한다.
- 상기 게이트전극이 반도체층과 중첩하지만 소스전극과 드레인전극과는 중첩하지 않는 제4 영역을 더 포함하고, 상기 제4 영역은, 상기 소스전극에 인접하는 제3 영역의 일부와 상기 드레인전극 사이, 또는 상기 드레인전극에 인접하는 제3 영역의 일부와 상기 소스전극 사이에 형성되고
-
3근거 선택
evidence_selection질문에서 요구하는 제4 영역의 위치를 명시한 구절을 선택한다.
- 상기 소스전극에 인접하는 제3 영역의 일부와 상기 드레인전극 사이, 또는 상기 드레인전극에 인접하는 제3 영역의 일부와 상기 소스전극 사이
-
4논리 통합
logical_integration추출된 근거를 바탕으로 제4 영역이 형성되는 두 가지 경로(소스전극 인접 제3 영역과 드레인전극 사이, 또는 드레인전극 인접 제3 영역과 소스전극 사이)를 통합한다.
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변을 구성한다.
-
6답변 생성
answer_generation최종 답변을 추출 형식으로 작성한다.
최종 답변 (final_answer)
상기 소스전극에 인접하는 제3 영역의 일부와 상기 드레인전극 사이, 또는 상기 드레인전극에 인접하는 제3 영역의 일부와 상기 소스전극 사이
핵심 해석 (core_interpretation)
액티브매트릭스 기판에서 게이트전극의 특정 영역(제4 영역)이 소스전극 및 드레인전극 사이의 특정 위치(제3 영역의 일부와 상대 전극 사이)에 배치됨을 정의한다.