다중 일함수 금속 질화물 게이트 전극을 갖는 모스트랜지스터들, 이를 채택하는 씨모스 집적회로 소자들 및그 제조방법들 document_id 1020050036416

[청구항 2] 제 1 항에 있어서,상기 반도체기판은 에스오아이(soi; silicon on insulator)기판벌크 실리콘 기판인것을특징으로 하는모스 트랜지스터. [청구항 3] 제 1 항에 있어서,상기 금속 질화물nan은전이금속 질화물인것을특징으로 하는모스 트랜지스터. [청구항 4] 제 3 항에 있어서,상기 전이금속 질화물은 탄탈륨질화물또는타이타늄질화물인것을특징으로 하는모스 트랜지스터. [청구항 5] 제 1 항에 있어서,상기 제1 불순물들중어느 하나는탄소이온들인것을특징으로 하는모스 트랜지스터. [청구항 6] 제 1 항에 있어서,상기 제2 불순물들중어느 하나는불소이온들인것을특징으로 하는모스 트랜지스터. [청구항 7] 제 1 항에 있어서,상기 중심 게이트 전극, 상기 소오스측 게이트 전극 및 상기 드레인측 게이트 전극으로 구성된 금속 질화물 게이트 전극의 측벽을 덮는게이트스페이서더포함하는것을특징으로 하는모스 트랜지스터. [청구항 8] 제 7 항에 있어서,상기 게이트 스페이서 및 상기 금속 질화물 게이트 전극 사이의 오프셋 절연막을 더 포함하는 것을특징으로 하는모스 트랜지스터. [청구항 9] 제 8 항에 있어서,상기 오프셋 절연막은 상기 반도체기판의 표면과 평행한 수평 방향을 따라서 100å 내지 200å의두께갖는것을특징으로 하는모스 트랜지스터. [청구항 10] 제 1 항에 있어서,상기 중심 게이트 전극, 상기 소오스측 게이트 전극 및 상기 드레인측 게이트 전극으로 구성된 금속 질화물 게이트 전극 상에 적층된상부 게이트 전극더포함하는것을특징으로 하는모스 트랜지스터. [청구항 11] 제 10 항에 있어서,상기 금속 질화물 게이트 전극은 5å 내지 20å의두께갖는것을특징으로 하는모스 트랜지스터. [청구항 12] 제 10 항에 있어서,상기 상부 게이트 전극은 1000å 내지 2000å의 두께를 갖는반도체게이트패턴인것을특징으로 하는모스 트랜지스터. [청구항 13] 제 10 항에 있어서,상기 금속 질화물 게이트 전극 및 상기 상부 게이트 전극으로 구성된 게이트 전극의 측벽을 덮는게이트스페이서더포함하는것을특징으로 하는모스 트랜지스터. [청구항 14] 제 13 항에 있어서,상기 게이트 전극 및 상기 게이트 스페이서 사이의 오프셋 절연막을 더 포함하는 것을특징으로 하는모스 트랜지스터. [청구항 15] 제 14 항에 있어서,상기 오프셋 절연막은 상기 반도체기판의 표면과 평행한 수평 방향을 따라서 100å 내지 200å의두께갖는것을특징으로 하는모스 트랜지스터. [청구항 16] 제 1 항에 있어서,상기 반도체 기판은 상대적으로 돌출된 핀 바디를 포함하되, 상기 중심 게이트 전극, 상기 소오스측 게이트 전극 및 상기 드레인측 게이트 전극은 상기 핀 바디의 양 측벽들 및 상부면을 덮고, 상기 소오스 영역 및 상기 드레인 영역은 각각 상기 소오스측 게이트 전극에 인접한 상기 핀 바디 및 상기 드레인측 게이트 전극에 인접한 상기 핀바디내제공되는것을특징으로 하는모스 트랜지스터. [청구항 18] 제 17 항에 있어서,상기 반도체 기판nan은에스오아이 기판벌크 실리콘 기판인것을특징으로 하는씨모스 집적회로 소자. [청구항 19] 제 17 항에 있어서,상기 제1 영역은 nmos 트랜지스터 영역이고, 상기 제2 영역은 pmos트랜지스터영역인것을특징으로 하는씨모스 집적회로 소자. [청구항 20] 제 17 항에 있어서,상기 금속 질화물은전이금속 질화물인것을특징으로 하는씨모스 집적회로 소자. [청구항 21] 제 20 항에 있어서,상기 전이금속 질화물은 탄탈륨질화물또는타이타늄질화물인것을특징으로 하는씨모스 집적회로 소자. [청구항 22] 제 17 항에 있어서,상기 제1 불순물들중어느 하나는탄소이온들인것을특징으로 하는씨모스 집적회로 소자. [청구항 23] 제 17 항에 있어서,상기 제2 불순물들중어느 하나는불소이온들인것을특징으로 하는씨모스 집적회로 소자. [청구항 24] 제 17 항에 있어서,상기 제1 금속 질화물 게이트 전극의 측벽을 덮는 제1 게이트 스페이서; 및상기 제2 금속 질화물 게이트 전극의 측벽을 덮는제2게이트스페이서더포함하는것을특징으로 하는씨모스 집적회로 소자. [청구항 25] 제 24 항에 있어서,상기 제1 게이트 스페이서 및 상기 제1 금속 질화물 게이트 전극 사이와 상기 제2 게이트 스페이서 및 상기 제2 금속 질화물 게이트 전극 사이에 개재된오프셋절연막더포함하는것을특징으로 하는씨모스 집적회로 소자. [청구항 26] 제 25 항에 있어서,상기 오프셋 절연막은 상기 반도체기판의 표면과 평행한 수평 방향을 따라서 100å 내지 200å의두께갖는것을특징으로 하는씨모스 집적회로 소자. [청구항 27] 제 17 항에 있어서,상기 제1 금속 질화물 게이트 전극 상의 제1 상부 게이트 전극;및상기제2금속질화물게이트 전극상의제2상부 게이트 전극더포함하는것을특징으로 하는씨모스 집적회로 소자. [청구항 28] 제 27 항에 있어서,상기제1 및 제2 금속 질화물 게이트 전극들은 5å 내지 20å의두께갖는것을특징으로 하는씨모스 집적회로 소자. [청구항 29] 제 27 항에 있어서,상기제1 및 제2 상부 게이트 전극들은 1000å 내지 2000å의 두께를 갖는반도체게이트패턴들인것을특징으로 하는씨모스 집적회로 소자. [청구항 30] 제 27 항에 있어서,상기 제1 금속 질화물 게이트 전극 및 상기 제1 상부 게이트 전극으로 구성된 제1 게이트 전극의 측벽을 덮는 제1 게이트 스페이서; 및상기 제2 금속 질화물 게이트 전극 및 상기 제2 상부 게이트 전극으로 구성된 제2 게이트 전극의 측벽을 덮는제2게이트스페이서더포함하는것을특징으로 하는씨모스 집적회로 소자. [청구항 31] 제 30 항에 있어서,상기 게이트 전극들 및 상기 게이트 스페이서들 사이의 오프셋 절연막을 더 포함하는 것을특징으로 하는씨모스 집적회로 소자. [청구항 32] 제 31 항에 있어서,상기 오프셋 절연막은 상기 반도체기판의 표면과 평행한 수평 방향을 따라서 100å 내지 200å의두께갖는것을특징으로 하는씨모스 집적회로 소자. [청구항 34] 제 33 항에 있어서,상기 반도체기판은 지지기판, 상기 지지기판 상의 매몰 절연층(buried insulation layer) 및 상기 매몰 절연층 상의 반도체층으로 구성된 에스오아이 기판이고, 상기 제1 및 제2 핀 바디들은 상기 반도체층의 소정영역들로 이루어진반도체패턴들인것을특징으로 하는씨모스 집적회로 소자. [청구항 35] 제 33 항에 있어서,상기 제1 금속질화물 게이트 전극 및 상기 제1 채널 영역 사이에 개재되되, 상기 제1 채널 영역의 양 측벽들 상의 제1 측벽(sidewall) 게이트 절연막 및 상기 제1 채널 영역의 상부면 상의 제1 상부(top) 게이트 절연막을 구비하는 제1 게이트 절연막; 및상기 제2 금속질화물 게이트 전극 및 상기 제2 채널 영역 사이에 개재되되, 상기 제2 채널 영역의 양 측벽들 상의 제2 측벽 게이트 절연막 및 상기 제2 채널 영역의 상부면 상의 제2 상부 게이트 절연막을 구비하는제2게이트 절연막더포함하는것을특징으로 하는씨모스 집적회로 소자. [청구항 36] 제 35 항에 있어서,상기 제1 상부 게이트 절연막은 상기 제1 측벽 게이트 절연막 보다 두껍고, 상기 제2 상부 게이트 절연막은 상기 제2 측벽 게이트 절연막 보다 두꺼운 것특징으로 하는씨모스 집적회로 소자. [청구항 37] 제 33 항에 있어서,상기 금속질화물은전이금속 질화물인것을특징으로 하는씨모스 집적회로 소자. [청구항 38] 제 37 항에 있어서,상기 전이금속 질화물은 탄탈륨질화물또는타이타늄질화물인것을특징으로 하는씨모스 집적회로 소자. [청구항 39] 제 33 항에 있어서,상기 제1 불순물들중어느 하나는탄소이온들인것을특징으로 하는씨모스 집적회로 소자. [청구항 40] 제 33 항에 있어서,상기 제2 불순물들중어느 하나는불소이온들인것을특징으로 하는씨모스 집적회로 소자. [청구항 41] 제 33 항에 있어서,상기 제1 금속 질화물 게이트 전극 상의 제1 상부 게이트 전극;및상기제2금속질화물게이트 전극상의제2상부 게이트 전극더포함하는것을특징으로 하는씨모스 집적회로 소자. [청구항 42] 제 41 항에 있어서,상기제1 및 제2 금속 질화물 게이트 전극들은 5å 내지 20å의두께갖는것을특징으로 하는씨모스 집적회로 소자. [청구항 43] 제 41 항에 있어서,상기제1 및 제2 상부 게이트 전극들은 1000å 내지 2000å의 두께를 갖는반도체게이트패턴들인것을특징으로 하는씨모스 집적회로 소자.