문맥 (context)
[청구항 1]
대기모드에서 파워다운 모드 진입을 제어하는 메인 제어부
상기 메인 제어부의 파워다운 모드 진입 제어에 따라, 파워다운 모드 진입 및 웨이크업 감지를 제어하는 파워다운 제어부
웨이크업 신호를 생성하는 웨이크업신호 생성부
전원온시 대기모드 선택신호를 제공하고, 상기 파워다운 제어부의 파워다운 모드 진입 제어에 따라 파워다운 선택신호를 공급하는 대기/파워다운 회로부
상기 파워다운 제어부의 웨이크업 감지제어에 따라 웨이크업을 감시하고, 상기 웨이크업신호 생성부로부터 웨이크업 신호 입력시, 웨이크업 선택신호를 공급하는 웨이크업 회로부
상기 대기모드 선택신호 또는 파워다운 선택신호와, 상기 웨이크업 선택신호에 따라, 해당 동작모드 선택신호를 제공하는 동작모드 선택부
웨이크업시 단일 클럭을 생성하는 클럭생성부; 및
상기 동작모드 선택부로부터의 해당 동작모드 선택신호에 따라 상기 클럭생성부로부터 대기모드 또는 웨이크업을 위한 클럭을 선택하여 출력하거나, 파워다운을 위한 로우레벨을 출력하는 클럭선택부
를 포함하는 파워다운 및 웨이크업 회로
[청구항 2]
제1항에 있어서,상기 파워다운 제어부는상기 메인 제어부의 파워다운 모드 진입 제어에 따라, 파워다운용 레지스터값 및 웨이크업용 레지스터값을 전송하는 레지스터 제어부;상기 레지스터 제어부로부터의 파워다운용 레지스터값을 상기 대기/파워다운 회로부에 출력하는 파워다운 레지스터; 및상기 레지스터 제어부로부터의 웨이크업 레지스터값을 상기 웨이크업 회로부에 출력하는 웨이크업 레지스터를 포함한 것을특징으로하는파워다운및 웨이크업 회로.
[청구항 3]
제2항에 있어서,상기 대기/파워다운 회로부는상기 파워다운 제어부의 파워다운 레지스터의 출력에 연결된 입력단자와, 상기 멀티플렉서의 출력에 연결된 클럭단자와, 전원온에 따라 제공되는 리세트신호에 연결된 리세트단자 및 출력단자를 포함하는 제1 플립플롭;상기 제1 플립플롭의 출력단자 신호와 상기 리세트신호를 논리곱 연산하는 제1 논리 연산소자; 및상기 제1 논리 연산소자의 출력에 연결된 리세트단자와, 하이레벨을 입력받는 입력단자와, 상기 멀티플렉서의 출력에 연결된 클럭단자 및 출력단자를 포함하는 제2 플립플롭를 포함한 것을특징으로하는파워다운및웨이크업 회로.
[청구항 4]
제3항에 있어서,상기 웨이크업 회로부는상기 파워다운 제어부의 웨이크업 레지스터의 출력에 연결된 입력단자와, 상기 멀티플렉서의 출력에 연결된 클럭단자와, 전원온에 따라 제공되는 리세트신호에 연결된 리세트단자 및 출력단자를 포함하는 제3 플립플롭;상기 제3 플립플롭의 출력단자에 연결된 리세트단자와, 하이레벨을 입력받는 입력단자와, 상기 웨이크업신호 생성부의 출력에 연결된 클럭단자 및 출력단자를 포함하는 제4 플립플롭; 및상기 제4 플립플롭의 출력단자에 연결된 입력단자와, 상기 클럭생성부의 출력에 연결된 클럭단자와, 전원온에 따라 제공되는 리세트신호에 연결된 리세트단자 및 출력단자를 포함하는 제5 플립플롭를 포함한 것을특징으로하는파워다운및웨이크업 회로.
[청구항 5]
제4항에 있어서,상기 동작모드 선택부는상기 대기/파워다운 회로부의 출력에 연결된 비반전 입력단자와, 상기 웨이크업 회로부의 출력에 연결된 반전 입력단자와, 상기 두 입력단자를 통한 신호를 논리곱 연산하여 출력하는 출력단자를 포함하는 제2 논리 연산소자로 이루어진 것을특징으로하는파워다운및 웨이크업 회로.
[청구항 6]
제3항에 있어서,상기 클럭선택부는상기 클럭생성부의 출력에 연결된 제1 입력단자와, 로우레벨을 입력받는 제2 입력단자와, 상기 동작모드 선택부의 출력에 연결된 선택단자와, 상기 선택단자로 로우레벨 입력시 상기 제1 입력단자를 통한 신호를 출력하고, 상기 선택단자로 하이레벨 입력시 상기 제2 입력단자를 통한 신호를 출력하는 출력단자를 포함하는 멀티플렉서로 이루어진 것을특징으로하는파워다운및 웨이크업 회로,
[청구항 7]
제1항에 있어서,상기 메인 제어부는파워다운모드에서 클럭을 공급받아 웨이크업시, 이후 파워다운 모드 진입을 대비해서, 상기 대기/파워다운 회로부 및 상기 웨이크업 회로부에 대한 초기화를 제어하도록 이루어진 것을특징으로하는파워다운및 웨이크업 회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
파워다운 및 웨이크업 회로에서 동작모드 선택부가 대기/파워다운 회로부의 출력과 웨이크업 회로부의 출력을 이용하여 동작모드 선택신호를 생성하는 구체적인 구성은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation동작모드 선택부가 대기/파워다운 회로부의 출력과 웨이크업 회로부의 출력을 이용하여 동작모드 선택신호를 생성하는 구체적인 구성을 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 동작모드 선택부가 대기/파워다운 회로부의 신호와 웨이크업 회로부의 신호에 따라 동작모드 선택신호를 제공함을 확인하고, 청구항 5에서 해당 구성의 상세 내용을 추출한다.
- 상기 대기모드 선택신호 또는 파워다운 선택신호와, 상기 웨이크업 선택신호에 따라, 해당 동작모드 선택신호를 제공하는 동작모드 선택부
-
3근거 선택
evidence_selection동작모드 선택부의 구체적 구성을 설명하는 청구항 5의 내용을 핵심 근거로 선택한다.
- 상기 동작모드 선택부는상기 대기/파워다운 회로부의 출력에 연결된 비반전 입력단자와, 상기 웨이크업 회로부의 출력에 연결된 반전 입력단자와, 상기 두 입력단자를 통한 신호를 논리곱 연산하여 출력하는 출력단자를 포함하는 제2 논리 연산소자로 이루어진 것
-
4논리 통합
logical_integration대기/파워다운 회로부의 출력은 비반전 입력으로, 웨이크업 회로부의 출력은 반전 입력으로 연결되어 제2 논리 연산소자에서 논리곱(AND) 연산이 수행됨을 통합한다.
-
5결론 도출
conclusion_formulation동작모드 선택부는 대기/파워다운 회로부의 출력을 비반전 입력으로, 웨이크업 회로부의 출력을 반전 입력으로 받아 논리곱 연산을 수행하는 제2 논리 연산소자로 구성된다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
동작모드 선택부는 상기 대기/파워다운 회로부의 출력에 연결된 비반전 입력단자와, 상기 웨이크업 회로부의 출력에 연결된 반전 입력단자를 가지며, 이 두 입력단자를 통해 들어온 신호를 논리곱(AND) 연산하여 출력하는 제2 논리 연산소자로 구성된다.
핵심 해석 (core_interpretation)
동작모드 선택부가 대기/파워다운 회로부의 출력(비반전)과 웨이크업 회로부의 출력(반전)을 논리곱 연산함으로써, 각 회로의 출력 상태에 따라 적절한 동작모드 선택신호를 생성하는 메커니즘을 정의함.