문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 하부전극의 측벽을 둘러싸는 절연성 스페이서를 더 포함하되, 상기 절연성 스페이서의 외측벽은 상기 셀 콘택홀에 의해 상기 수직 셀다이오드의측벽과자기정렬된것을특징으로 하는상변이 기억 셀.
[청구항 3]
제 2 항에 있어서,상기 하부전극의 상부면은 상기 셀 콘택홀의 수평 단면적(horizontal section area)보다 작은면적갖는것을특징으로 하는상변이 기억 셀.
[청구항 4]
제 2 항에 있어서,상기 하부 절연막은 단일 하부절연막인것을특징으로 하는상변이 기억 셀.
[청구항 5]
제 4 항에 있어서,상기 단일 하부 절연막은 상기 절연성 스페이서와 동일한물질막인것을특징으로 하는상변이 기억 셀.
[청구항 6]
제 2 항에 있어서,상기 하부 절연막은 차례로 적층된 제1 하부 절연막 및 제2 하부 절연막을 포함하되, 상기 제2 하부 절연막은 상기 제1 하부 절연막에 대하여 식각선택비를 갖는절연막인것을특징으로 하는상변이 기억 셀.
[청구항 7]
제 6 항에 있어서,상기 제2 하부 절연막은 상기 절연성 스페이서와 동일한물질막인것을특징으로 하는상변이 기억 셀.
[청구항 8]
제 1 항에 있어서,상기 하부전극 및 상기 수직셀다이오드사이의셀다이오드전극더포함하는것을특징으로 하는상변이 기억 셀.
[청구항 9]
제 1 항에 있어서,상기 하부전극을 덮는 상변이 물질 패턴; 및상기 상변이물질패턴 상의상부전극더포함하는것을특징으로 하는상변이 기억 셀.
[청구항 10]
제 9 항에 있어서,상기 상변이 물질 패턴 및 상기 상부전극을 덮는 상부 절연막; 및상기 상부 절연막 상에 제공되고 상기 상부 절연막을 관통하는 비트라인 콘택홀을 통하여 상기 상부전극에 전기적으로 접속된비트라인더포함하는것을특징으로 하는상변이 기억 셀.
[청구항 12]
제 11 항에 있어서,상기 워드라인은 n형불순물영역인것을특징으로 하는상변이 기억 셀.
[청구항 13]
제 11 항에 있어서,상기 단일 하부 절연막은실리콘 산화막인것을특징으로 하는상변이 기억 셀.
[청구항 14]
제 13 항에 있어서,상기 하부전극의 측벽을 둘러싸는 실리콘 산화물 스페이서(silicon oxide spacer)를 더 포함하되, 상기 실리콘 산화물 스페이서의 외측벽은 상기 셀 콘택홀에 의해 상기 수직 셀다이오드의측벽과자기정렬된것을특징으로 하는상변이 기억 셀.
[청구항 15]
제 14 항에 있어서,상기 하부전극의 상부면은 상기 셀 콘택홀의 수평 단면적(horizontal section area)보다 작은면적갖는것을특징으로 하는상변이 기억 셀.
[청구항 16]
제 11 항에 있어서,상기 하부전극 및 상기 수직셀다이오드사이의셀다이오드전극더포함하는것을특징으로 하는상변이 기억 셀.
[청구항 17]
제 11 항에 있어서,상기 하부전극을 덮는 상변이 물질 패턴; 및상기 상변이물질패턴 상의상부전극더포함하는것을특징으로 하는상변이 기억 셀.
[청구항 18]
제 17 항에 있어서,상기 상변이 물질 패턴 및 상기 상부전극을 덮는 상부 절연막; 및상기 상부 절연막 상에 제공되고 상기 상부 절연막을 관통하는 비트라인 콘택홀을 통하여 상기 상부전극에 전기적으로 접속된 비트라인을 더 포함하되, 상기 비트라인은상기워드라인의상부배치된것을특징으로 하는상변이 기억 셀.
[청구항 20]
제 19 항에 있어서,상기 워드라인은 n형불순물영역인것을특징으로 하는상변이 기억 셀.
[청구항 21]
제 19 항에 있어서,상기 제1 하부 절연막은 실리콘 산화막이고, 상기 제2 하부 절연막은실리콘산질화실리콘 질화막인것을특징으로 하는상변이 기억 셀.
[청구항 22]
제 21 항에 있어서,상기 하부전극의 측벽을 둘러싸는 절연성 스페이서를 더 포함하되, 상기 절연성 스페이서의 외측벽은 상기 셀 콘택홀에 의해 상기 수직 셀 다이오드의 측벽과 자기정렬되고 상기 절연성 스페이서는 실리콘 산질화물 스페이서(silicon oxynitride spacer)또는실리콘 질화물스페이서인것을특징으로 하는상변이 기억 셀.
[청구항 23]
제 22 항에 있어서,상기 하부전극의 상부면은 상기 셀 콘택홀의 수평 단면적(horizontal section area)보다 작은면적갖는것을특징으로 하는상변이 기억 셀.
[청구항 24]
제 19 항에 있어서,상기 하부전극 및 상기 수직셀다이오드사이의셀다이오드전극더포함하는것을특징으로 하는상변이 기억 셀.
[청구항 25]
제 19 항에 있어서,상기 하부전극을 덮는 상변이 물질 패턴; 및상기 상변이물질패턴 상의상부전극더포함하는것을특징으로 하는상변이 기억 셀.
[청구항 26]
제 25 항에 있어서,상기 상변이 물질 패턴 및 상기 상부전극을 덮는 상부 절연막; 및상기 상부 절연막 상에 제공되고 상기 상부 절연막을 관통하는 비트라인 콘택홀을 통하여 상기 상부전극에 전기적으로 접속된 비트라인을 더 포함하되, 상기 비트라인은상기워드라인의상부배치된것을특징으로 하는상변이 기억 셀.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
상기 하부전극의 측벽을 둘러싸는 절연성 스페이서가 포함되는 경우, 해당 스페이서의 외측벽은 무엇에 의해 수직 셀다이오드의 측벽과 자기정렬되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation절연성 스페이서의 외측벽이 수직 셀다이오드의 측벽과 자기정렬되는 대상(원인)이 무엇인지 찾는 것이다.
-
2정보 추출
information_extraction청구항 2, 14, 22에서 절연성 스페이서의 외측벽과 수직 셀다이오드 측벽의 자기정렬 관계를 확인한다.
- 상기 절연성 스페이서의 외측벽은 상기 셀 콘택홀에 의해 상기 수직 셀다이오드의측벽과자기정렬된것을특징으로 하는
-
3근거 선택
evidence_selection스페이서의 외측벽이 '셀 콘택홀'에 의해 자기정렬된다는 구절을 선택한다.
- 상기 절연성 스페이서의 외측벽은 상기 셀 콘택홀에 의해 상기 수직 셀다이오드의측벽과자기정렬된것을특징으로 하는
-
4논리 통합
logical_integration문맥상 스페이서의 외측벽이 수직 셀다이오드 측벽과 자기정렬되도록 만드는 주체는 '셀 콘택홀'임을 알 수 있다.
- 상기 절연성 스페이서의 외측벽은 상기 셀 콘택홀에 의해 상기 수직 셀다이오드의측벽과자기정렬된것을특징으로 하는
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변으로 '셀 콘택홀'을 도출한다.
- 상기 셀 콘택홀에 의해
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 상기 셀 콘택홀
최종 답변 (final_answer)
상기 셀 콘택홀
핵심 해석 (core_interpretation)
절연성 스페이서의 외측벽이 셀 콘택홀을 통해 수직 셀다이오드의 측벽과 자기정렬됨으로써 소자의 구조적 정밀도를 확보하는 기술적 특징을 나타낸다.