문맥 (context)
[청구항 1]
레이저 빔에 의해 커팅되어야 할 제1 퓨즈 그룹과 상기 레이저 빔에 의해 커팅되지 않아야 할 제2 퓨즈 그룹에서의 퓨즈들의 상태를 모니터링하기 위한 회로를 갖는 반도체 장치에 있어서
테스트 신호에 응답하여 상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀간의 전류 경로가 생기게 하여 상기 퓨즈들의 상태를 모니터링하기 위한 퓨즈 상태 모니터링 회로를 갖는 것을 특징으로 하는 반도체 장치
[청구항 2]
제1항에 있어서,상기 퓨즈 상태 모니터링 회로는 상기 테스트 신호가 하이 레벨인 경우 상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀간이 연결되게 하고, 상기 테스트 신호가 로우 레벨인 경우 상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀간을 차단하는 억세스 트랜지스터부를구비함을특징으로 하는반도체 장치.
[청구항 3]
제2항에 있어서,상기 반도체 장치의 외부 핀은 패키징 상태에서의 어드레스 핀특징으로 하는반도체 장치.
[청구항 4]
제1항에 있어서,상기제1, 2 퓨즈 그룹의 퓨즈들이 배치된 영역의 외부에 상기 제2 퓨즈 그룹의 퓨즈들을 연결하기 위한모니터링라인배치됨을특징으로 하는반도체 장치.
[청구항 5]
제4항에 있어서,상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀nan은직렬연결됨을특징으로 하는반도체 장치.
[청구항 6]
제5항에 있어서,상기 모니터링 라인에 의해 연결된 상기 제2 퓨즈 그룹의 퓨즈들 중 상기 반도체 장치의 외부 핀과 가장 먼 부분의 퓨즈에는접지전압인가됨을특징으로 하는반도체 장치.
[청구항 7]
레이저 빔에 의해 커팅되어야 할 퓨즈들의 상태를 모니터링하기 위한 회로를 갖는 반도체 장치에 있어서
상기 퓨즈들 중 적어도 하나 이상의 퓨즈가 커팅되지 않은 경우, 테스트 신호에 응답하여 상기 퓨즈들과 상기 반도체 장치의 외부 핀간의 전류 경로가 생기게 하여 상기 퓨즈들의 상태를 모니터링하기 위한 퓨즈 상태 모니터링 회로를 갖는 반도체 장치
[청구항 8]
제7항에 있어서,상기 퓨즈 상태 모니터링 회로는 상기 테스트 신호가 하이 레벨인 경우 상기 퓨즈들과 상기 반도체 장치의 외부 핀간이 연결되게 하고, 상기 테스트 신호가 로우 레벨인 경우 상기 퓨즈들과 상기 반도체 장치의 외부 핀간을 차단하는 억세스 트랜지스터부를구비함을특징으로 하는반도체 장치.
[청구항 9]
제8항에 있어서,상기 반도체 장치의 외부 핀은 패키징 상태에서의 어드레스 핀특징으로 하는반도체 장치.
[청구항 10]
제7항에 있어서,상기 퓨즈들이 배치된 영역의 외부에 상기 퓨즈들을 연결하기 위한모니터링라인배치됨을특징으로 하는반도체 장치.
[청구항 11]
제10항에 있어서,상기 모니터링 라인은,상기 퓨즈들의 일측 간을 연결하며 상기 퓨즈들의 일측과 상기 억세스 트랜지스터부를 연결하는 제1 모니터링 라인과;상기 퓨즈들의 다른 일측 간을 연결하는 제2 모니터링 라인으로 구별되어배치됨을특징으로 하는반도체 장치.
[청구항 12]
제11항에 있어서,상기 제2 모니터링 라인에는접지전압인가됨을특징으로 하는반도체 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
퓨즈 상태 모니터링 회로가 포함된 반도체 장치에서, 테스트 신호의 레벨에 따라 억세스 트랜지스터부가 제2 퓨즈 그룹의 퓨즈들과 외부 핀 사이의 연결을 제어하는 방식은 어떠한가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation테스트 신호의 레벨(하이/로우)에 따른 억세스 트랜지스터부의 제2 퓨즈 그룹과 외부 핀 사이의 연결 제어 방식을 파악해야 한다.
-
2정보 추출
information_extraction청구항 2에서 테스트 신호가 하이 레벨일 때와 로우 레벨일 때의 동작 조건이 명시되어 있다.
- 상기 테스트 신호가 하이 레벨인 경우 상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀간이 연결되게 하고, 상기 테스트 신호가 로우 레벨인 경우 상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀간을 차단하는 억세스 트랜지스터부
-
3근거 선택
evidence_selection테스트 신호의 레벨별 동작을 직접 설명하는 청구항 2의 구절을 선택한다.
- 상기 테스트 신호가 하이 레벨인 경우 상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀간이 연결되게 하고, 상기 테스트 신호가 로우 레벨인 경우 상기 제2 퓨즈 그룹의 퓨즈들과 상기 반도체 장치의 외부 핀간을 차단하는 억세스 트랜지스터부
-
4논리 통합
logical_integration테스트 신호가 하이(High)이면 연결을 허용하고, 로우(Low)이면 연결을 차단함으로써 억세스 트랜지스터부가 제어 역할을 수행함을 알 수 있다.
-
5결론 도출
conclusion_formulation테스트 신호가 하이 레벨일 때는 연결을 형성하고, 로우 레벨일 때는 차단하는 방식으로 제어한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 답변을 작성한다.
최종 답변 (final_answer)
억세스 트랜지스터부는 테스트 신호가 하이 레벨인 경우 제2 퓨즈 그룹의 퓨즈들과 반도체 장치의 외부 핀 사이를 연결시키고, 테스트 신호가 로우 레벨인 경우 제2 퓨즈 그룹의 퓨즈들과 외부 핀 사이를 차단하는 방식으로 연결을 제어한다.
핵심 해석 (core_interpretation)
테스트 신호의 논리 레벨에 따라 억세스 트랜지스터부를 통해 제2 퓨즈 그룹의 연결 여부를 선택적으로 제어함으로써 퓨즈의 상태를 모니터링할 수 있는 기술이다.