가공데이터 · 특허 지식베이스

직교 주파수 분할 다중화 시스템에서의 고속 푸리에 변환프로세서 및 그 변환 방법 document_id 1020050074979

출원번호
1020050074979
분류
전기(H섹션)
문맥 (context)
[청구항 1] 직교 주파수 분할 다중화 시스템에서의 dif(decimation in frequency)방식의 고속 푸리에 변환 프로세서에 있어서, 다수의 데이터를 입력받아 저장하는 입력버퍼 상기 저장된 데이터를 입력버퍼로부터 수신하여 radix- 연산을 수행하는 버터플라이 연산기 복수의 트위들 팩터를 저장하는 트위들 팩터 저장부 제1 트위들 팩터와 상기 버터플라이 연산기로부터 출력된 값을 곱하는 가변 곱셈기 기 설정된 값과 상기 버터플라이 연산기로부터 출력된 값을 곱하는 고정 곱셈기; 및 데이터 흐름에 관한 제어를 하며, 상기 입력버퍼로부터 수신되는 데이터에 기초하여 상기 트위들 팩터 저장부의 복수의 트위들 팩터 중 상기 제1 트위들 팩터를 읽어 상기 가변 곱셈기로 제공하는 메모리 제어신호 생성부 를 포함하는 고속 푸리에 변환 프로세서 [청구항 2] 제1항에 있어서,상기 버터플라이 연산기를 통해 연산된 데이터를 저장하는 제1 저장부; 및상기 제1 저장부와 상기 버터플라이 연산기의 입출력 주소값을 생성하는 어드레스 컨트롤러더 포함하는고속 푸리에 변환 프로세서. [청구항 4] 제2항에 있어서,상기 메모리 제어신호 생성부는 상기 버터플라이 연산기로부터 출력된 값에복소수 연산수행하는것을특징으로 하는고속 푸리에 변환 프로세서. [청구항 5] 제4항에 있어서,상기radix-연산은 다음의 관계식 여기서, 는 트위들 팩터이고, 는 다음의 관계식 여기서, h(n)은 상기 고속 푸리에 변환 프로세서로 입력되는 데이터따르는고속 푸리에 변환 프로세서. [청구항 6] 제4항에 있어서,상기 복소수 연산은 제1 저장부에 저장된 실수값과 허수값에 해당하는 값을 교환한 후 허수값으로 변환된 값을 부호 변환하여상기제1저장부저장하는것을특징으로 하는고속 푸리에 변환 프로세서. [청구항 7] 제2항에 있어서,상기 고정 입력 곱셈기는쉬프트앤드애드형태구현되는것을특징으로 하는고속 푸리에 변환 프로세서.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
직교 주파수 분할 다중화 시스템을 위한 DIF 방식 고속 푸리에 변환 프로세서에서, 메모리 제어신호 생성부가 수행하는 복소수 연산의 구체적인 절차는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    메모리 제어신호 생성부가 수행하는 복소수 연산의 구체적인 절차를 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 4와 청구항 6에서 메모리 제어신호 생성부의 복소수 연산에 관한 내용을 추출한다.

    • 상기 복소수 연산은 제1 저장부에 저장된 실수값과 허수값에 해당하는 값을 교환한 후 허수값으로 변환된 값을 부호 변환하여상기제1저장부저장하는것을특징으로 하는
  3. 3근거 선택evidence_selection

    복소수 연산의 구체적 단계가 명시된 청구항 6의 내용을 핵심 근거로 선택한다.

    • 제1 저장부에 저장된 실수값과 허수값에 해당하는 값을 교환한 후 허수값으로 변환된 값을 부호 변환하여상기제1저장부저장하는것
  4. 4논리 통합logical_integration

    추출된 근거를 바탕으로 연산 절차를 순서대로 정리한다: 1) 실수값과 허수값 교환, 2) 허수값의 부호 변환, 3) 제1 저장부에 저장.

  5. 5결론 도출conclusion_formulation

    질문에 대한 답변으로 연산의 단계적 절차를 구성한다.

  6. 6답변 생성answer_generation

    최종 답변을 작성한다.

최종 답변 (final_answer)
메모리 제어신호 생성부가 수행하는 복소수 연산의 구체적인 절차는 제1 저장부에 저장된 실수값과 허수값에 해당하는 값을 교환한 후, 허수값으로 변환된 값의 부호를 변환하여 상기 제1 저장부에 저장하는 것이다.
핵심 해석 (core_interpretation)
본 발명은 DIF 방식 FFT 프로세서에서 메모리 제어신호 생성부를 통해 버터플라이 연산 결과값에 대한 복소수 연산(실수/허수 교환 및 부호 변환)을 수행하여 데이터를 처리하는 기술에 관한 것이다.