가공데이터 · 특허 지식베이스

웰 구조를 갖는 CM OS소자 document_id 1020050077057

출원번호
1020050077057
분류
전기(H섹션)
문맥 (context)
[청구항 2] 청구항 1에 있어서,상기 담장형 반도체 바디 내에 형성되는웰의접합깊이사이인것을특징으로 하는cmos 소자. [청구항 3] 청구항 1에 있어서,상기 담장형 반도체 바디에 형성된 웰의 접합깊이가 소자격리를 위한절연막의바닥사이인것을특징으로 하는cmos 소자. [청구항 4] 청구항 1에 있어서,상기 담장형 반도체 바디에 형성되는 웰의 농도는 1×1015 cm-3 ~ 2×1019 cm-3 범위에서 적용되며, 도우핑 프로파일은 균일하거나, 담장형 반도체 바디의 표면에서 농도가 높고 깊이 방향으로 낮아지도록 하거나, 담장형 반도체 바디의 표면에서 농도가 낮고 깊이 방향으로 들어가면서 농도가 높아지도록 하는 것 중의 어느하나적용된것을특징으로 하는cmos 소자. [청구항 5] 청구항 1에 있어서,상기 웰이 형성되는 담장형 반도체 바디의 상부에 모서리를 직각, 둔각 혹은 둥글게 형성된 것 중의 어느하나적용된것을특징으로 하는cmos 소자. [청구항 6] 청구항 1에 있어서,상기 웰이 형성되는 담장형 반도체 바디의 상부 표면으로부터 깊이 방향으로 일정한 두께의 바디를 유지하다가 적절한 깊이에서 담장형 바디의 바닥까지 점차 바디 폭이 넓어지도록 형성된바디구조갖는것을특징으로 하는cmos 소자. [청구항 7] 청구항 1에 있어서,상기 웰이 형성되는 담장형 바디의 상부 표면에서 깊이 방향으로 점차 바디의 폭이 넓어지도록 형성된바디구조갖는것을특징으로 하는cmos 소자. [청구항 8] 청구항 1에 있어서,상기 웰에 형성되는 소자의 소스(또는 드레인) 영역과 웰의 콘택을 위한 확산영역이 바로 붙어있게 형성하거나 필요에 의해 적어도 20 nm이상거리형성한것을특징으로 하는cmos 소자. [청구항 9] 청구항 1 또는 청구항 8에 있어서,상기 웰의 콘택을 위한 높은 농도의 확산영역과 소스(또는 드레인) 영역이 전기적으로 단락이 되도록 형성하거나 전기적으로 격리되도록콘택과금속배선적용한것을특징으로 하는cmos 소자. [청구항 10] 청구항 1 또는 청구항 8에 있어서,상기 소자의 채널이 형성되는 근처에는 담장형 반도체 바디의 폭은 좁게 하고 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 하여 소자의 채널에서의 성능을 우수하게 하고, 소스/드레인접촉영역의저항개선시키는것을특징으로 하는cmos 소자. [청구항 11] 청구항 1 또는 청구항 8에 있어서,상기 소자에서 폭이 4 nm ~ 150 nm 사이인 담장형 반도체 바디에 형성된 소자의 소소/드레인 영역과 웰의 콘택을 위한 확산영역에 콘택 홀을 형성하되, 저항을 줄이기 위해 콘택 홀 내에서 드러난 바디의 표면 및 측면에도 금속이 접촉되도록 하여 저항을 줄이도록 한 것특징으로 하는cmos 소자. [청구항 12] 청구항 1에 있어서,상기 담장형 실리콘 바디를 다수로 배치하여 다수의 소자가 형성되는 어레이 레이아웃에서 소스(또는 드레인) 영역 근처에 웰의 콘택을 위한 확산영역을 형성하고 상기 웰이 콘택 홀 형성과 금속배선으로 연결되거나, 혹은 웰의 콘택을 위한 확산영역을 서로 연결하여 형성한어레이 구조갖는것을특징으로 하는cmos 소자. [청구항 13] 청구항 12에 있어서,상기 소자의 어레이 구조에서 웰과 불순물 종류가 같고 농도가 높은 확산영역이 서로 연결하여 각 소자의 담장형 반도체 바디가 서로 연결되도록 하되, 각 담장형 반도체 바디에 금속배선으로 연결을 위한 콘택 홀을 형성하거나 필요한 곳에 콘택 홀을 형성하여 웰 콘택을 위한 확산영역과 금속배선이 연결되도록구성된것을특징으로 하는cmos 소자. [청구항 14] 청구항 1에 있어서,상기 담장형 반도체 바디는 높이가 102 ~ 1000 nm이고,폭인것을특징으로 하는cmos 소자.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
CMOS 소자에서 담장형 반도체 바디의 폭을 채널 형성 근처와 소스/드레인 콘택 형성 영역에서 각각 어떻게 다르게 구성하여 성능 및 저항을 개선하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    CMOS 소자의 담장형 반도체 바디 폭을 채널 형성 근처와 소스/드레인 콘택 영역에서 어떻게 다르게 구성하여 성능과 저항을 개선하는지 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 10에서 채널 근처의 바디 폭과 소스/드레인 콘택 형성 영역의 바디 폭에 대한 구성 및 그 효과를 추출한다.

    • 상기 소자의 채널이 형성되는 근처에는 담장형 반도체 바디의 폭은 좁게 하고 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 하여
  3. 3근거 선택evidence_selection

    채널 근처는 폭을 좁게 하고, 소스/드레인 콘택 영역은 폭을 넓게 한다는 구절과 그로 인한 성능 및 저항 개선 효과를 선택한다.

    • 채널이 형성되는 근처에는 담장형 반도체 바디의 폭은 좁게 하고 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 하여 소자의 채널에서의 성능을 우수하게 하고, 소스/드레인접촉영역의저항개선시키는것
  4. 4논리 통합logical_integration

    채널 근처의 좁은 바디 폭은 채널 성능을 우수하게 만들고, 소스/드레인 콘택 영역의 넓은 바디 폭은 접촉 저항을 개선한다는 인과관계를 통합한다.

    • 채널이 형성되는 근처에는 담장형 반도체 바디의 폭은 좁게 하고 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 하여 소자의 채널에서의 성능을 우수하게 하고, 소스/드레인접촉영역의저항개선시키는것
  5. 5결론 도출conclusion_formulation

    질문에 대해 채널 근처는 좁게, 소스/드레인 콘택 영역은 넓게 구성하여 각각 채널 성능 향상과 저항 개선을 달성한다는 결론을 도출한다.

    • 채널이 형성되는 근처에는 담장형 반도체 바디의 폭은 좁게 하고 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 하여 소자의 채널에서의 성능을 우수하게 하고, 소스/드레인접촉영역의저항개선시키는것
  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.

    • 채널이 형성되는 근처에는 담장형 반도체 바디의 폭은 좁게 하고 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 하여 소자의 채널에서의 성능을 우수하게 하고, 소스/드레인접촉영역의저항개선시키는것
최종 답변 (final_answer)
소자의 채널이 형성되는 근처에는 담장형 반도체 바디의 폭을 좁게 구성하고, 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 구성한다. 이를 통해 소자의 채널에서의 성능을 우수하게 하고, 소스/드레인 접촉 영역의 저항을 개선할 수 있다.
핵심 해석 (core_interpretation)
채널 영역과 소스/드레인 콘택 영역의 담장형 반도체 바디 폭을 차등화하여 소자의 전기적 성능과 접촉 저항을 동시에 최적화하는 기술이다.