문맥 (context)
[청구항 1]
외부입력 클럭신호의 클럭 주파수를 분주하여 복수개의 클럭신호를 생성하는 클럭분주기
상기 클럭분주기로부터 생성된 클럭신호에 따라 입력 아날로그 데이터를 샘플링하는 복수개의 샘플앤홀드부; 및
상기 샘플앤홀드부에서 각각 샘플앤홀드되어 출력된 아날로그 데이터를 순차교번하여 출력하는 멀티플렉서를 포함하는 것을 특징으로 하는 아날로그 비터비 디코더
[청구항 2]
제 1 항에 있어서,상기 샘플앤홀드부는제1샘플앤홀드부및제2샘플앤홀드부가병렬구비되는것을특징으로 하는아날로그 비터비 디코더.
[청구항 3]
제 2 항에 있어서,상기 클럭분주기는 상기 클럭 주파수를 1/2로 분주한 제1 클럭신호와 상기 제1 클럭신호를 반전시킨 제2 클럭신호를 생성하며, 상기 제1 샘플앤홀드부는 상기 제1 클럭신호에 따라 상기 외부로부터 입력된 아날로그 데이터를 샘플앤홀드하여 출력하고, 상기 제2 샘플앤홀드부는 상기 제2 클럭신호에 따라 상기 외부로부터 입력된 아날로그 데이터를 샘플앤홀드하여출력하는것을특징으로 하는아날로그 비터비 디코더.
[청구항 4]
제 3 항에 있어서,상기 멀티플렉서는 상기 제1 및 제2 샘플앤홀드부에서 각각 샘플앤홀드되어 출력된 아날로그 데이터를 상기 제1 클럭신호 및 상기 제2 클럭신호 중 어느 하나에 따라 순차교번하여출력하는것을특징으로 하는아날로그 비터비 디코더.
[청구항 5]
제 1 항에 있어서,트렐리스 다이어그램 상의 각 노드에 대응되도록 세로로 배열된 복수 개의 셀로 구성된 처리단을 복수 개 구비하며, 상기 복수 개의 처리단 중 최종단이 최초단과 연결되는 순환형 연결구조를 가지는 아날로그신호처리셀을 이용하여 아날로그 입력 데이터를 디코딩하는디코딩부더포함하는것을특징으로 하는아날로그 비터비 디코더.
[청구항 6]
제 5 항에 있어서,상기 디코딩부는,상기 제어부에 의해 지정된 처리단을 구성하는 셀 중 일부 셀을 지정하는 셀선택부;상기 아날로그신호처리셀의 각 처리단에 연결되어, 상기 제어부 및 상기 셀선택부에 의해 지정된 일부 셀에 기준입력신호를 인가하는 제2스위치부;상기 지정된 처리단을 구성하는 셀 들이 상기 기준입력신호 및 이전 처리단으로부터 입력된 입력값을 이용하여 연산값을 출력하면, 상기 셀 들의 출력값 중 최대값을 검출하는 최대값연산부;상기 최대값연산부의 출력신호를 검출하는 제3스위치부;상기 제3스위치부로부터 출력되는 출력신호를 모니터링하여 출력값의 변화를 감지하는 신호변환감지부; 및상기 신호변환감지부에서 감지된 출력값변화를 펄스 신호 형태로 출력하는 펄스발생부;를포함하는것을특징으로 하는아날로그 비터비 디코더.
[청구항 7]
제 6 항에 있어서,상기 디코딩부에 포함된 처리단의 셀 들은 아래의 수식을 이용하여 상기 출력값을 연산하는 것을 특징으로 하는 아날로그 비터비 디코더:상기 수식에서yi,j는 (i,j)번째 셀의 출력값, di,j는 (i,j)번째 셀로부터 목적지셀까지의 최단거리, iref는 기준입력신호값, dij,kl은 (i,j)번째 셀로부터 (k,l)번째 셀까지의 부분거리, s(i,j)는 (i,j)번째 셀과 동일처리단에 속한 셀의 집합, max는 열거된 항목 중 최대값출력하는함수.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
아날로그 비터비 디코더에서 클럭분주기가 생성하는 제1 클럭신호와 제2 클럭신호의 관계 및 각 클럭신호에 따른 샘플앤홀드부의 동작 방식은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation클럭분주기가 생성하는 제1 및 제2 클럭신호 간의 관계와 각 클럭신호에 따른 샘플앤홀드부의 동작 방식을 파악해야 한다.
-
2정보 추출
information_extraction청구항 3에서 클럭신호의 생성 방식과 샘플앤홀드부의 동작에 관한 정보를 추출한다.
- 상기 클럭분주기는 상기 클럭 주파수를 1/2로 분주한 제1 클럭신호와 상기 제1 클럭신호를 반전시킨 제2 클럭신호를 생성하며, 상기 제1 샘플앤홀드부는 상기 제1 클럭신호에 따라 상기 외부로부터 입력된 아날로그 데이터를 샘플앤홀드하여 출력하고, 상기 제2 샘플앤홀드부는 상기 제2 클럭신호에 따라 상기 외부로부터 입력된 아날로그 데이터를 샘플앤홀드하여출력하는것을특징으로 하는
-
3근거 선택
evidence_selection제1 클럭신호와 제2 클럭신호의 관계(반전 관계) 및 각 샘플앤홀드부의 동작(각 클럭에 따른 샘플링)을 나타내는 구절을 선택한다.
- 제1 클럭신호와 상기 제1 클럭신호를 반전시킨 제2 클럭신호를 생성하며, 상기 제1 샘플앤홀드부는 상기 제1 클럭신호에 따라 상기 외부로부터 입력된 아날로그 데이터를 샘플앤홀드하여 출력하고, 상기 제2 샘플앤홀드부는 상기 제2 클럭신호에 따라 상기 외부로부터 입력된 아날로그 데이터를 샘플앤홀드하여출력
-
4논리 통합
logical_integration제1 클럭신호는 주파수를 1/2로 분주한 것이고, 제2 클럭신호는 이를 반전시킨 것이므로 두 신호는 상보적 관계이다. 이에 따라 제1 샘플앤홀드부는 제1 클럭에, 제2 샘플앤홀드부는 제2 클럭에 대응하여 동작한다.
-
5결론 도출
conclusion_formulation클럭신호의 관계는 제1 클럭의 반전 관계이며, 샘플앤홀드부는 각 클럭신호에 맞춰 각각의 데이터를 샘플링하여 출력한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
클럭분주기는 클럭 주파수를 1/2로 분주한 제1 클럭신호와 이를 반전시킨 제2 클럭신호를 생성하여 두 신호는 서로 반전된 관계에 있다. 샘플앤홀드부의 동작과 관련하여, 제1 샘플앤홀드부는 제1 클럭신호에 따라 외부 아날로그 데이터를 샘플앤홀드하여 출력하고, 제2 샘플앤홀드부는 제2 클럭신호에 따라 외부 아날로그 데이터를 샘플앤홀드하여 출력한다.
핵심 해석 (core_interpretation)
본 발명은 클럭 주파수를 1/2로 분주한 신호와 그 반전 신호를 이용하여 두 개의 샘플앤홀드부가 교대로 아날로그 데이터를 샘플링하도록 하는 클럭 제어 및 데이터 샘플링 구조를 특징으로 한다.