슬루 레이트 조절이 가능한 버퍼를 구비하는 프리 엠퍼시스회로 document_id 1020050078420

[청구항 1] 제1메인입력신호 및 상기 제1메인입력신호와 위상이 반대되는 제2메인입력신호를 버퍼링하여 제1메인출력신호 및 제2메인출력신호를 출력하며, 적어도 1개의 메인제어신호를 이용하여 상기 제1메인출력신호 및 상기 제2메인출력신호의 슬루 레이트(slew rate)를 조절할 수 있는 제1버퍼 제1서브입력신호 및 상기 제1서브입력신호와 위상이 반대되는 제2서브입력신호를 버퍼링하여 제1서브출력신호 및 제2서브출력신호를 출력하며, 적어도 1개의 서브제어신호를 이용하여 상기 제1서브출력신호 및 상기 제2서브출력신호의 슬루 레이트를 조절할 수 있는 제2버퍼; 및 적어도 2개의 제어신호와, 상기 제1버퍼 및 상기 제2버퍼로부터 제공되는 슬루레이트가 조절된 출력신호를 이용하여 생성되며, 상기 제1버퍼의 출력신호 및 상기 제2버퍼의 출력신호의 슬루레이트에 따라 프리 엠퍼시스 레벨이 조절되는 제1출력신호 및 제2출력신호를 생성하는 출력구동장치를 구비하며, 상기 제1서브입력신호는 상기 제1메인입력신호를 1비트 지연시킨 신호이고, 상기 제2서브입력신호는 상기 제2메인입력신호를 1비트 지연시킨 신호인 것을 특징으로 하는 프리 엠퍼시스 회로 [청구항 2] 제1항에 있어서,제어신호, 상기 서브제어신호 및 상기 제어신호를 출력하는제어회로더구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 3] 제1항에 있어서,상기 제1버퍼는, 일 단자가 제1전원에 연결되고 다른 일 단자가 상기 제2메인출력신호를 출력하는 제2출력단자에 연결된 제1부하저항; 일 단자가 상기 제1전원에 연결되고 다른 일 단자가 상기 제1메인출력신호를 출력하는 제1출력단자에 연결된 제2부하저항; 적어도 1개의 상기 메인제어신호에 따라, 수신한 상기 제1메인입력신호를 처리하여 적어도 2개의 제1그룹 게이트신호를 생성하는 제1메인입력신호 처리부; 적어도 1개의 상기 메인제어신호에 따라, 수신한 상기 제2메인입력신호를 처리하여 적어도 2개의 제2그룹 게이트신호를 생성하는 제2메인입력신호 처리부; 상기 제1메인입력신호 및 상기 제1그룹 게이트신호에 응답하여 일 단에 연결된 상기 제1부하저항으로부터 흐르는 전류를 조절하는 제1입력스테이지; 상기 제2메인입력신호 및 상기 제2그룹 게이트신호에 응답하여 일 단에 연결된 상기 제2부하저항으로부터 흐르는 전류를 조절하는 제2입력스테이지; 및 일 단에 연결된 상기 제1입력스테이지 및 상기 제2입력스테이지로부터 흐르는 전류를 수신하여 제2전원에 전달하는전류원구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 4] 제3항에 있어서,상기 제1메인입력신호 처리부는, 일단이 상기 제1메인입력신호에 연결되고 다른 일단이 상기 제1그룹 게이트신호 중의 하나인 제1게이트 신호에 연결된 제1저항; 일단이 상기 제1저항의 다른 일단에 연결되고 다른 일단이 상기 제1그룹 게이트신호 중의 다른 하나인 제2게이트신호에 연결된 제2저항; 상기 메인제어신호 중의 하나인 제1메인제어신호에 응답하여 상기 제1메인입력신호 및 상기 제1게이트신호 사이를 스위칭 하는 제1스위치; 및 상기 제1메인제어신호 또는 상기 메인제어신호 중의 다른 하나인 제2메인제어신호에 응답하여 상기 제1메인입력신호 및 상기 제2게이트신호 사이를 스위칭 하는제2스위치구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 5] 제4항에 있어서,상기 제1입력스테이지는, 일단이 상기 제2출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제2게이트 신호가 인가되는 제1 모스트랜지스터; 일단이 상기 제2출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제1게이트 신호가 인가되는 제2 모스트랜지스터; 및 일단이 상기 제2출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제1메인입력신호가 인가되는제3모스트랜지스터구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 6] 제5항에 있어서,상기 제1스위치 및 상기 제2스위치는, 트랜스미션 게이트(transmission gate)로 구성되며, 상기 제1모스트랜지스터 내지 상기 제3모스트랜지스터는, n형모스트랜지스터인것을특징으로 하는프리 엠퍼시스 회로. [청구항 7] 제3항에 있어서,상기 제2메인입력신호 처리부는, 일단이 상기 제2메인입력신호에 연결되고 다른 일단이 상기 제2그룹 게이트신호 중의 하나인 제3게이트 신호에 연결된 제3저항; 일단이 상기 제3저항의 다른 일단에 연결되고 다른 일단이 상기 제2그룹 게이트신호 중의 다른 하나인 제4게이트신호에 연결된 제4저항; 상기 메인제어신호 중의 하나인 제1메인제어신호에 응답하여 상기 제2메인입력신호 및 상기 제3게이트신호 사이를 스위칭 하는 제3스위치; 및 상기 제1메인제어신호 또는 상기 메인제어신호 중의 다른 하나인 제2메인제어신호에 응답하여 상기 제2메인입력신호 및 상기 제4게이트신호 사이를 스위칭 하는제4스위치구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 8] 제7항에 있어서,상기 제2입력스테이지는, 일단이 상기 제1출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제4게이트 신호가 인가되는 제4 모스트랜지스터; 일단이 상기 제1출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제3게이트 신호가 인가되는 제5 모스트랜지스터; 및 일단이 상기 제1출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제2메인입력신호가 인가되는제6모스트랜지스터구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 9] 제8항에 있어서,상기 제3스위치 및 상기 제4스위치는, 트랜스미션 게이트(transmission gate)로 구성되며, 상기 제4모스트랜지스터 내지 상기 제6모스트랜지스터는, n형모스트랜지스터인것을특징으로 하는프리 엠퍼시스 회로. [청구항 10] 제1항에 있어서,상기 제2버퍼는, 일 단자가 제1전원에 연결되고 다른 일 단자가 상기 제2서브출력신호를 출력하는 제2출력단자에 연결된 제1부하저항; 일 단자가 상기 제1전원에 연결되고 다른 일 단자가 상기 제1서브출력신호를 출력하는 제1출력단자에 연결된 제2부하저항; 적어도 1개의 상기 서브제어신호에 따라, 수신한 상기 제1서브입력신호를 처리하여 적어도 2개의 제1그룹 게이트신호를 생성하는 제1서브입력신호 처리부; 적어도 1개의 상기 서브제어신호에 따라, 수신한 상기 제2서브입력신호를 처리하여 적어도 2개의 제2그룹 게이트신호를 생성하는 제2서브입력신호 처리부; 상기 제1서브입력신호 처리부의 상기 제1그룹 게이트신호에 응답하여 일 단에 연결된 상기 제1부하저항으로부터 흐르는 전류를 조절하는 제1입력스테이지; 상기 제2서브입력신호 처리부의 상기 제2그룹 게이트신호에 응답하여 일 단에 연결된 상기 제2부하저항으로부터 흐르는 전류를 조절하는 제2입력스테이지; 및 일 단에 연결된 상기 제1입력스테이지 및 상기 제2입력스테이지부터 흐르는 전류를 수신하여 제2전원에 전달하는전류원구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 11] 제10항에 있어서,상기 제1서브입력신호 처리부는, 일단이 상기 제1서브입력신호에 연결되고 다른 일단이 상기 제1그룹 게이트신호 중의 하나인 제1게이트 신호에 연결된 제1저항; 일단이 상기 제1저항의 다른 일단에 연결되고 다른 일단이 상기 제1그룹 게이트신호 중의 다른 하나인 제2게이트신호에 연결된 제2저항; 상기 서브제어신호 중의 하나인 제1서브제어신호에 응답하여 상기 제1서브입력신호 및 상기 제1게이트신호 사이를 스위칭 하는 제1스위치; 및 상기 제1서브제어신호 또는 상기 서브제어신호 중의 다른 하나인 제2서브제어신호에 응답하여 상기 제1서브입력신호 및 상기 제2게이트신호 사이를 스위칭 하는제2스위치구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 12] 제11항에 있어서,상기 제1입력스테이지는, 일단이 상기 제2출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제2게이트 신호가 인가되는 제1 모스트랜지스터; 일단이 상기 제2출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제1게이트 신호가 인가되는 제2 모스트랜지스터; 및 일단이 상기 제2출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제1서브입력신호가 인가되는제3모스트랜지스터구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 13] 제12항에 있어서,상기 제1스위치 및 상기 제2스위치는, 트랜스미션 게이트로 구성되며, 상기 제1모스트랜지스터 내지 상기 제3모스트랜지스터는, n형모스트랜지스터인것을특징으로 하는프리 엠퍼시스 회로. [청구항 14] 제10항에 있어서,상기 제2서브입력신호 처리부는, 일단이 상기 제2서브입력신호에 연결되고 다른 일단이 상기 제2그룹 게이트신호 중의 하나인 제3게이트 신호에 연결된 제3저항; 일단이 상기 제2저항의 다른 일단에 연결되고 다른 일단이 상기 제2그룹 게이트신호 중의 다른 하나인 제4게이트신호에 연결된 제4저항; 상기 서브제어신호 중의 하나인 제1서브제어신호에 응답하여 상기 제2서브입력신호 및 상기 제3게이트신호 사이를 스위칭 하는 제3스위치; 및 상기 제1서브제어신호 또는 상기 서브제어신호 중의 다른 하나인 제2서브제어신호에 응답하여 상기 제2서브입력신호 및 상기 제4게이트신호 사이를 스위칭 하는제4스위치구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 15] 제14항에 있어서,상기 제2입력스테이지는, 일단이 상기 제1출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제4게이트 신호가 인가되는 제4 모스트랜지스터; 일단이 상기 제1출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제3게이트 신호가 인가되는 제5 모스트랜지스터; 및 일단이 상기 제1출력단자에 연결되고 다른 일단이 상기 전류원에 연결되며 게이트에 상기 제2서브입력신호가 인가되는제6모스트랜지스터구비하는것을특징으로 하는프리 엠퍼시스 회로. [청구항 16] 제15항에 있어서,상기 제3스위치 및 상기 제4스위치는, 트랜스미션 게이트(transmission gate)로 구성되며, 상기 제4모스트랜지스터 내지 상기 제6모스트랜지스터는, n형모스트랜지스터인것을특징으로 하는프리 엠퍼시스 회로. [청구항 17] 제1항에 있어서,상기 제1버퍼와 상기 제1메인입력신호 및 상기 제2메인입력신호 사이에 배치되며, 상기 제1메인입력신호 및 상기 제2메인입력신호를 버퍼링하여 상기 제1버퍼에 전달하는 직렬 연결된 적어도 하나의 버퍼를 구비하는 제1버퍼그룹; 및 상기 제2버퍼와 상기 제1서브입력신호 및 상기 제2서브입력신호 사이에 배치되며, 상기 제1서브입력신호 및 상기 제2서브입력신호를 버퍼링하여 상기 제2버퍼에 전달하는 직렬 연결된 적어도 하나의 버퍼를 구비하는제2버퍼그룹더구비하는것을특징으로 하는프리 엠퍼시스 회로.