동기 장치 및 반도체 장치 document_id 1020050083403

[청구항 1] 복수 채널의 수신 직렬 데이터를 입력하고, 각각의 채널의 상기 수신 직렬 데이터를 직렬ㆍ병렬 변환하여 출력하는 수신 회로를 복수 채널분 구비한 동기 장치에 있어서, 상기 복수 채널의 상기 수신 회로 각각이, 상기 직렬ㆍ병렬 변환에 사용되는 클록 신호를, 상기 수신 회로에 공급되고 또한 상기 복수 채널의 수신 회로의 클록 입력단에서의 스큐의 조정이 이루어진 장치 내 클록 신호의 위상에 맞춰 넣고, 상기 복수 채널간의 동기를 확보하는 회로를 구비하고 있는 것을 특징으로 하는 동기 장치 [청구항 2] 제 1 항에 있어서,상기 수신 회로는, 수신 직렬 데이터로부터 데이터 신호 및 리커버리 클록 신호를 생성하는 클록 및 데이터 리커버리 회로, 및상기 리커버리 클록 신호를 분주한 분주 클록 신호에 기초하여, 상기 클록 및 데이터 리커버리 회로로부터 출력된 데이터 신호를 직렬ㆍ병렬 변환하는 직렬ㆍ병렬 변환 회로를 구비하며,상기 수신 회로는, 상기 수신 직렬 데이터 중에 삽입되어 있는 프레임ㆍ패턴을 검출하고, 상기 프레임ㆍ패턴에 동기한 병렬 데이터 신호를 출력하고, 상기 복수 채널의 상기 수신 회로 각각은, 상기 직렬ㆍ병렬 변환에 사용되는 상기 분주 클록 신호를, 상기 수신 회로에 공급되고 또한 복수 채널의 상기 수신 회로의 클록 입력단에서의 스큐의 조정이 이루어진 장치 내 클록 신호의 위상에 맞춰 넣고,상기복수채널간의동기확보하는것을특징으로 하는동기 장치. [청구항 3] 제 2 항에 있어서,마지막으로 프레임ㆍ패턴이 검출된 채널의 프레임ㆍ패턴의 검출 타이밍을 기준으로, 상기 각 채널의 상기 수신 회로에서의 상기 분주 클록 신호와 상기 장치 내 클록 신호의 타이밍 위상을 맞춰 넣는 제어를 실시하는 회로를 추가로 구비하고,상기 각 채널의 상기 수신 회로는, 상기 수신 회로에서의 프레임ㆍ패턴의 검출 시점부터, 마지막으로 프레임ㆍ패턴이 검출된 채널에서의 프레임ㆍ패턴 검출 시점까지의 사이에 수신되고, 상기 직렬ㆍ병렬 변환 회로에서 변환된 병렬 데이터 신호를 유지하는 레지스터ㆍ어레이를 구비하며,상기 마지막으로 프레임ㆍ패턴이 검출된 채널에서 상기 프레임ㆍ패턴이 검출된 타이밍에 동기하여, 상기 복수 채널의 상기 수신 회로로부터 바이트 또는 워드로 정렬된병렬데이터 신호일제히출력되는것을특징으로 하는동기 장치. [청구항 4] 복수 채널의 데이터를 수신하고, 채널간 동기 및 프레임 동기를 실시하는 동 기 장치로서, 복수 채널 각각에 대하여, 장치 내의 클록원으로부터 출력되는 클록 신호로부터 생성된 다상 클록 신호 및 채널의 수신 데이터 신호를 입력하고, 데이터 신호 및 리커버리 클록 신호를 생성하는 클록 및 데이터 리커버리 회로, 상기 리커버리 클록 신호를 입력하고, 그 분주 클록을 생성하는 제 1 분주 회로, 상기 제 1 분주 회로로부터의 분주 클록 신호의 위상과, 상기 클록원으로부터의 클록 신호를 분주한 클록 신호로서 장치 내에 공급되어 스큐 조정이 이루어진 장치 내 클록 신호와의 위상차를 검지하고, 상기 분주 클록 신호와 상기 장치 내 클록 신호의 위상이 거의 일치하도록 제어하는 위상 검지 제어 회로, 상기 제 1 분주 회로로부터의 상기 분주 클록 신호를 수신하고, 상기 클록 및 데이터 리커버리 회로로부터 출력되는 데이터 신호를 병렬 데이터로 변환하는 직렬ㆍ병렬 변환 회로, 상기 직렬ㆍ병렬 변환 회로로부터 출력되는 병렬 데이터를 소정의 단수분 유지하는 레지스터ㆍ어레이, 및 상기 직렬ㆍ병렬 변환 회로, 또는 상기 직렬ㆍ병렬 변환 회로와 상기 레지스터ㆍ어레이의 출력 신호로부터 프레임ㆍ패턴을 검지하고, 프레임 검지 신호를 출력하는 프레임 검출 회로를 구비하고, 상기 복수 채널에 대해 공통으로, 상기 각 채널의 상기 프레임 검출 회로로부터의 프레임 검지 신호를 수신하고, 상기 복수 채널 중 마지막으로 프레임ㆍ패턴이 검출된 채널을 검출하는 검출 회로, 및 상기 마지막으로 프레임ㆍ패턴이 검출된 채널의 프레임 헤드의 타이밍과, 상기 장치 내 클록 신호의 위상, 상기 채널의 수신 회로에서의 상기 분주 클록 신호의 위상이 거의 일치하도록 위상을 움직여 조정하는 제어를 실시하는 타이밍 제어 회로를 구비하고, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널에 있어서, 상기 프레임ㆍ패턴이 상기 직렬ㆍ병렬 변환 회로로부터 병렬 출력될 때까지, 다른 채널의 상기 직렬ㆍ병렬 변환 회로로부터 출력된 병렬 데이터 신호는 각각 상기 다른 채널의 상기 레지스터ㆍ어레이에 유지되고, 상기 각 채널의 상기 수신 회로에 있어서, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널의 프레임ㆍ패턴의 검출 타이밍을 기준으로 하여, 일제히 프레임 동기한 병렬 데이터 신호가 출력되는 것을 특징으로 하는 동기 장치 [청구항 5] 제 4 항에 있어서,상기 장치 내의 클록원으로부터의 클록 신호를 분주하는 제 2 분주 회로를 구비하고, 상기 각 채널의 수신 회로에 공급되는 상기 장치 내 클록 신호는, 상기 수신 회로와 동일 칩 상에 실장되며 상기 제 2 분주 회로로부터의 분주 클록 신호를 전파시키는 cts (clock tree synthesis) 버퍼를 개재시켜, 클록간에서의 스큐가 조정된클록 신호인것을특징으로 하는동기 장치. [청구항 6] 제 4 항에 있어서,상기 마지막으로 프레임ㆍ패턴이 검출된 채널에서의 프레임ㆍ패턴 검출 타이밍에 일치하도록, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널의 상기 제 1 분주 회로의 상기 분주 클록 신호의 타이밍 위상을 맞춰 넣고, 나머지 채널의 상기 제 1 분주 회로의 상기 분주 클록 신호 및 상기 장치 내 클록 신호의 타이밍 위상 또한 상기 마지막으로 프레임ㆍ패턴이 검출된 채널의 프레임ㆍ패턴의 검출 타이밍에 맞추는제어실시되는것을특징으로 하는동기 장치. [청구항 7] 제 4 항에 있어서,상기 제 1 분주 회로는, 상기 리커버리 클록 신호를 입력으로 하는 카운터에서 이루어지고, 상기 타이밍 제어 회로로부터의 제어 하에, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널에 있어서, 상기 프레임ㆍ패턴의 검출 타이밍에 동기하여, 상기 직렬ㆍ병렬 변환 회로에서 바이트 또는 워드ㆍ정렬된 병렬 데이터 신호가 출력되도록, 상기 카운터의 카운트 주기가 일시적으로가변설정되는것을특징으로 하는동기 장치. [청구항 8] 제 5 항에 있어서,상기 제 2 분주 회로는, 카운터에서 이루어지고, 상기 타이밍 제어 회로로부터의 제어 하에, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널에 있어서, 상기 프레임ㆍ패턴의 검출 타이밍에 동기하여, 상기 직렬ㆍ병렬 변환 회로로부터 바이트 또는 워드ㆍ정렬된 병렬 데이터 신호가 출력되도록, 상기 카운터의 카운트 주기가 일시적으로가변설정되는것을특징으로 하는동기 장치. [청구항 9] 제 5 항에 있어서,상기 제 1 분주 회로는, 위상이 서로 다른 다상의 분주 클록 신호를 생성하고, 상기 cts 클록과 상기 다상의 분주 클록 신호를 입력하고, 상기 cts 클록의 천이 에지를 상기 다상의 분주 클록 신호를 사용하여 검출하는 에지 검출 회로를 상기 각 채널에 추가로 구비하고, 상기 cts 클록과 위상이 가장 잘 일치하도록, 상기 직렬ㆍ병렬 변환에 사용하는 분주 클록 신호의위상조정되는것을특징으로 하는동기 장치. [청구항 10] 제 4 항에 있어서,상기 마지막으로 프레임ㆍ패턴이 검출된 채널에서는 상기 직렬ㆍ병렬 변환 회로로부터, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널 이외의 채널에서는 상기 레지스터ㆍ어레이로부터, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널에서의 상기 프레임ㆍ패턴의 검출 타이밍에 동기하여, 바이트 또는 워드ㆍ정렬된 병렬 데이터 신호를 출력하는 선택 회로를 상기 각 채널에추가구비하고있는것을특징으로 하는동기 장치. [청구항 11] 제 4 항에 있어서,상기 복수 채널의 송신 회로를 추가로 구비하고, 상기 송신 회로는, 상기 장치 내 클록 신호로 위상이 조정된 상기 분주 클록 신호를 사용하여, 병렬 데이터를 송신 직렬 데이터로 변환하는 병렬ㆍ직렬 변환 회로를 구비하고, 상기 병렬ㆍ직렬 변환 회로로부터의 출력이직렬전송로출력되는것을특징으로 하는동기 장치. [청구항 12] 제 11 항에 있어서,자(自)채널의 프레임 검지 신호 및 마지막으로 프레임ㆍ패턴이 검출된 채널의 프레임ㆍ패턴 검출의 타이밍 정보에 기초하여, 상기 송신 직렬 데이터의 타이밍을 조정하는회로구비하고있는것을특징으로 하는동기 장치. [청구항 13] 복수 채널의 수신 직렬 데이터를 입력하고, 각각의 채널의 수신 직렬 데이터를 직렬ㆍ병렬 변환하여 병렬 데이터 신호로 변환하는 수신 회로를 복수 채널분 구비한 반도체 장치로서, 상기 복수 채널의 상기 수신 회로 각각이, 직렬ㆍ병렬 변환에 사용되는 클록 신호를, 각 채널의 상기 수신 회로에 각각 공급되고 상기 반도체 장치 내에 배치된 cts (clock tree synthesis) 버퍼를 개재시켜 복수의 상기 수신 회로의 클록 입력단에서의 스큐의 조정이 이루어진 cts 클록 신호의 위상에 맞춰 넣고, 복수 채널간의 동기를 확보하는 회로를 구비하고 있는 것을 특징으로 하는 반도체 장치 [청구항 14] 제 13 항에 있어서,상기 수신 회로는, 수신 직렬 데이터로부터 데이터 신호 및 리커버리 클록 신호를 생성하는 클록 및 데이터 리커버리 회로와 상기 리커버리 클록 신호를 분주한 분주 클록 신호에 기초하여, 상기 클록 및 데이터 리커버리 회로로부터 출력된 데이터 신호를 직렬ㆍ병렬 변환하는 직렬ㆍ병렬 변환 회로를 구비하며, 상기 수신 직렬 데이터 중에 삽입되어 있는 프레임ㆍ패턴을 검출하여 상기 프레임ㆍ패턴으로 동기한 병렬 데이터 신호를 출력하고,상기 복수 채널의 상기 수신 회로 각각에 있어서, 상기 직렬ㆍ병렬 변환에 사용되는 상기 분주 클록 신호를, 각 채널의 상기 수신 회로에 각각 공급되고 상기 반도체 장치 내에 배치된 cts (clock tree synthesis) 버퍼를 개재시켜 복수의 상기 수신 회로의 클록 입력단에서의 스큐의 조정이 이루어진 cts 클록 신호의 위상에 맞춰 넣고, 복수 채널간의 동기를 확보하는회로구비하고있는것을특징으로 하는반도체 장치. [청구항 15] 제 14 항에 있어서,마지막으로 프레임ㆍ패턴이 검출된 채널의 프레임ㆍ패턴의 검출 타이밍을 기준으로, 상기 각 채널의 상기 분주 클록 신호와 상기 cts 클록 신호의 타이밍 위상을 맞춰 넣는 제어를 실시하는 회로를 추가로 구비하고,상기 각 채널의 상기 수신 회로는, 상기 수신 회로에서의 프레임ㆍ패턴의 검출 시점부터, 마지막으로 프레임ㆍ패턴이 검출된 채널에서의 프레임ㆍ패턴 검출 시점까지의 사이에 수신된 데이터를 유지하는 레지스터ㆍ어레이를 구비하고,상기 마지막으로 프레임ㆍ패턴이 검출된 채널에서 상기 프레임ㆍ패턴이 검출된 타이밍에 동기하여, 상기 복수 채널의 수신 회로로부터, 바이트 또는 워드로 정렬된병렬신호일제히출력되는것을특징으로 하는반도체 장치. [청구항 16] 제 14 항에 있어서,채널의 수신 회로에 있어서, 상기 분주 클록 신호를 생성하는 분주 회로를 구비하고, 상기 분주 회로는, 상기 리커버리 클록 신호를 입력으로 하는 카운터에서 이루어지고, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널에 있어서, 상기 프레임ㆍ패턴의 검출 타이밍에 동기하여, 상기 직렬ㆍ병렬 변환 회로에서, 바이트 또는 워드ㆍ정렬된 병렬 데이터 신호가 출력되도록, 상기 카운터의 카운트 주기가 일시적으로가변설정되는것을특징으로 하는반도체 장치. [청구항 17] 제 14 항에 있어서,클록원을 이루는 pll (위상 동기 루프) 회로로부터의 클록 신호를 분주하고 상기 cts 클록을 생성하는 분주 회로를 구비하고, 상기 분주 회로는, 카운터에서 이루어지고, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널에 있어서, 상기 프레임ㆍ패턴의 검출 타이밍에 동기하여, 상기 직렬ㆍ병렬 변환 회로에서 바이트 또는 워드ㆍ정렬된 병렬 데이터 신호가 출력되도록, 상기 카운터의 카운트 주기가 일시적으로가변설정되는것을특징으로 하는반도체 장치. [청구항 18] 제 14 항에 있어서,채널의 수신 회로에 있어서, 상기 분주 클록 신호를 생성하는 분주 회로를 구비하고, 상기 분주 회로는 위상이 서로 다른 다상인 분주 클록 신호를 생성하고,상기 cts 클록과 상기 다상의 분주 클록 신호를 입력하고, 상기 cts 클록의 천이 에지를 상기 다상의 분주 클록 신호를 사용하여 검출하는 에지 검출 회로를 구비하고, 상기 cts 클록과 위상이 가장 잘 일치하도록, 상기 직렬ㆍ병렬 변환에 사용하는 분주 클록 신호의위상조정되는것을특징으로 하는반도체 장치. [청구항 19] 제 14 항에 있어서,상기 마지막으로 프레임ㆍ패턴이 검출된 채널에서는 상기 직렬ㆍ병렬 변환 회로로부터, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널 이외의 채널에서는 상기 레지스터ㆍ어레이로부터, 상기 마지막으로 프레임ㆍ패턴이 검출된 채널에 있어서의 상기 프레임ㆍ패턴의 검출 타이밍에 동기하여, 바이트 또는 워드ㆍ정렬된 병렬 데이터 신호를 출력하는 선택 회로를 각채널의수신 회로구비하고있는것을특징으로 하는반도체 장치. [청구항 20] 제 14 항에 있어서,채널의 프레임 검지 신호 및 마지막으로 프레임ㆍ패턴이 검출된 채널의 프레임ㆍ패턴 검출의 타이밍 정보에 기초하여, 상기 송신 직렬 데이터의 타이밍을 조정하는회로구비하고있는것을특징으로 하는반도체 장치.